fpga-pwm 文章最新資訊

高云發(fā)布FPGA產(chǎn)品-朝云系列

　　廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”)今日宣布推出擁有完全自主知識(shí)產(chǎn)權(quán)的現(xiàn)場(chǎng)可編程門陣列(FPGA)朝云™產(chǎn)品系列。可廣泛用于通信網(wǎng)絡(luò)、工業(yè)控制、工業(yè)視頻、服務(wù)器、消費(fèi)電子等領(lǐng)域，幫助用戶降低開發(fā)風(fēng)險(xiǎn)，迅速克服產(chǎn)品上市時(shí)間帶來(lái)的挑戰(zhàn)。　　朝云™產(chǎn)品系列在目前FPGA市場(chǎng)上處于中密度范圍，邏輯單元從18K LUT到100K LUT。其中有兩個(gè)家族產(chǎn)品，分別為GW2A和GW3S。前者采用臺(tái)積電(TSMC)的55nm工藝，后者采用臺(tái)積電的
關(guān)鍵字：高云 FPGA GW2A

國(guó)產(chǎn)FPGA的“新聲”——高云半導(dǎo)體FPGA系列產(chǎn)品面世

　　2014年10月29日上海IC-China訊，廣東高云半導(dǎo)體科技股份有限公司(簡(jiǎn)稱高云半導(dǎo)體)今日召開新產(chǎn)品發(fā)布會(huì)，宣布推出擁有我國(guó)完全自主知識(shí)產(chǎn)權(quán)的三大產(chǎn)品計(jì)劃：　　現(xiàn)場(chǎng)可編程門陣列(FPGA)朝云™產(chǎn)品系列; 　　現(xiàn)場(chǎng)可編程門陣列(FPGA)云源™設(shè)計(jì)軟件; 　　基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的IP軟核平臺(tái)—星核計(jì)劃。　　擁有完全自主知識(shí)產(chǎn)權(quán)的現(xiàn)場(chǎng)可編程門陣列(FPGA)朝云™產(chǎn)品系列。　　
關(guān)鍵字： FPGA 高云朝云

基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化

　　隨著航空電子技術(shù)的不斷發(fā)展，現(xiàn)代機(jī)載視頻圖形顯示系統(tǒng)對(duì)于實(shí)時(shí)性等性能的要求日益提高。常見的系統(tǒng)架構(gòu)主要分為三種：　　(1)基于GSP+VRAM+ASIC的架構(gòu)，優(yōu)點(diǎn)是圖形ASIC能夠有效提高圖形顯示質(zhì)量和速度，缺點(diǎn)是國(guó)內(nèi)復(fù)雜ASIC設(shè)計(jì)成本極高以及工藝還不成熟。　　(2)基于DSP+FPGA的架構(gòu)，優(yōu)點(diǎn)是，充分發(fā)揮DSP對(duì)算法分析處理和FPGA對(duì)數(shù)據(jù)流并行執(zhí)行的獨(dú)特優(yōu)勢(shì)，提高圖形處理的性能;缺點(diǎn)是，上層CPU端將OpenGL繪圖函數(shù)封裝后發(fā)給DSP，DSP拆分后再調(diào)用FPGA，系統(tǒng)的集成度不高
關(guān)鍵字： FPGA DSP ASIC

高云半導(dǎo)體FPGA系列面世為國(guó)產(chǎn)FPGA注入活力

　　廣東高云半導(dǎo)體科技股份有限公司(簡(jiǎn)稱高云半導(dǎo)體)在IC-China上召開新產(chǎn)品發(fā)布會(huì)，宣布推出擁有我國(guó)完全自主知識(shí)產(chǎn)權(quán)的現(xiàn)場(chǎng)可編程門陣列(FPGA)朝云?產(chǎn)品系列、現(xiàn)場(chǎng)可編程門陣列(FPGA)云源?設(shè)計(jì)軟件、基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的IP軟核平臺(tái)——“星核計(jì)劃”三大產(chǎn)品。　　三大系列產(chǎn)品詳細(xì)情況如下：　　1.擁有完全自主知識(shí)產(chǎn)權(quán)的現(xiàn)場(chǎng)可編程門陣列(FPGA)朝云?產(chǎn)品系列　　朝云?產(chǎn)品系
關(guān)鍵字：高云 FPGA

新思科技Synopsys與高云半導(dǎo)體就FPGA設(shè)計(jì)軟件簽署多年OEM協(xié)議

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司日前宣布：已與廣東高云半導(dǎo)體科技股份有限公司(Gowin Semiconductor)就Synopsys SynplifyPro FPGA綜合工具簽署一項(xiàng)多年OEM協(xié)議。該協(xié)議將使高云的客戶能夠改善邏輯綜合運(yùn)行時(shí)間，并為GowinGW2A/3S FPGA系列實(shí)現(xiàn)更高質(zhì)量的時(shí)序、面積及功耗設(shè)計(jì)。高云半導(dǎo)體已與Synopsys合作把Synplify Pro集成到用于其GW2A/3S FPGA系列的GOWINTM設(shè)計(jì)套件
關(guān)鍵字： Synopsys FPGA DSP

FPGA研發(fā)之道(13)-設(shè)計(jì)不是湊波形(三)RAM

　　在FPGA內(nèi)部資源中，RAM是較為常用的一種資源。　　通常實(shí)例化RAM中，一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過(guò)寄存器搭，也就是分布式RAM。前者一般用于提供較大的存儲(chǔ)空間，后者則提供小的存儲(chǔ)空間。　　在實(shí)際應(yīng)用過(guò)程中，一般使用的包括，單端口、雙端口RAM，ROM等形式等不同的形式。實(shí)際應(yīng)用中FIFO也是利用RAM和邏輯一起實(shí)現(xiàn)的。　　對(duì)于一塊RAM中，其能夠例化的深度是有限的。例如cyclone4的RAM9k中可以例化的資源如下所示：　　 ?
關(guān)鍵字： FPGA RAM ROM

FPGA研發(fā)之道(12)-設(shè)計(jì)不是湊波形(二)FIFO(下)

　　FIFO在FPGA設(shè)計(jì)中除了上篇所介紹的功能之外，還有以下作為以下功能使用：　　(1) 內(nèi)存申請(qǐng) 　　在軟件設(shè)計(jì)中，使用malloc()和free()等函數(shù)可以用于內(nèi)存的申請(qǐng)和釋放。特別是在有操作系統(tǒng)的環(huán)境下，可以保證系統(tǒng)的內(nèi)存空間被動(dòng)態(tài)的分配和使用，非常的方便。如果在FPGA內(nèi)部實(shí)現(xiàn)此動(dòng)態(tài)的內(nèi)存分配和申請(qǐng)，相對(duì)來(lái)說(shuō)較為復(fù)雜，例如某些需要外部數(shù)據(jù)存儲(chǔ)且需動(dòng)態(tài)改變的應(yīng)用需求下，需要對(duì)FPGA外部DDR(或SRAM等)的存儲(chǔ)空間，進(jìn)行動(dòng)態(tài)的分配和釋放。通過(guò)使用FIFO作為內(nèi)存分配器，雖然比不上軟件
關(guān)鍵字： FPGA FIFO SRAM

FPGA研發(fā)之道(11)-設(shè)計(jì)不是湊波形(一)FIFO(上)

　　FIFO是FPGA內(nèi)部一種常用的資源，可以通過(guò)FPGA廠家的的IP生成工具生成相應(yīng)的FIFO。FIFO可分為同步FIFO和異步FIFO，其區(qū)別主要是，讀寫的時(shí)鐘是否為同一時(shí)鐘，如使用一個(gè)時(shí)鐘則為同步FIFO，讀寫時(shí)鐘分開則為異步FIFO。一般來(lái)說(shuō)，較大的FIFO可以選擇使用內(nèi)部BLOCK RAM資源，而小的FIFO可以使用寄存器資源例化使用。　　一般來(lái)說(shuō)，F(xiàn)IFO的主要信號(hào)包括：　　實(shí)際使用中，可編程滿的信號(hào)(XILINX 的FIFO)較為常用，ALTERA的FIFO中，可以通過(guò)寫深度(即寫入
關(guān)鍵字： FPGA FIFO RAM

如何用MCU設(shè)計(jì)可穿戴電子產(chǎn)品

　　“可穿戴”設(shè)備是指人體可穿戴的微型電子產(chǎn)品，通常與現(xiàn)有配飾(如手表)集成或者取而代之。在物聯(lián)網(wǎng)技術(shù)的支持下，該細(xì)分市場(chǎng)正迅猛發(fā)展，因此對(duì)于更小型化、更直觀的設(shè)備的需求也在快速提升。目前，智能手表、智能眼鏡以及體育與健身活動(dòng)跟蹤器等體現(xiàn)出這一發(fā)展趨勢(shì)。除了消費(fèi)類市場(chǎng)之外，醫(yī)療行業(yè)也對(duì)身體狀況與功能的監(jiān)控設(shè)備有著更高的需求。　　可穿戴設(shè)備中最重要的電子組件就是微控制器(MCU)。由于這些MCU不但需要尺寸小，而且還需要執(zhí)行更多功能，因此，集成成為了另一大要素。我們將會(huì)在本文中探
關(guān)鍵字：可穿戴設(shè)備 MCU PWM

如何設(shè)計(jì)低成本蜂鳴器

　　在實(shí)際的應(yīng)用中，雖然有源蜂鳴器控制簡(jiǎn)單，缺陷是成本比較高，在潮濕的環(huán)境用久了，容易損壞。而無(wú)源蜂鳴器彌補(bǔ)了有源蜂鳴器缺點(diǎn)，但問(wèn)題是無(wú)源蜂鳴器需要PWM驅(qū)動(dòng)。在系統(tǒng)的設(shè)計(jì)中，微控制器的PWM資源往往是比較緊張的，同時(shí)使用PWM驅(qū)動(dòng)也加大了軟件開發(fā)的難度。接下來(lái)筆者將引領(lǐng)大家學(xué)習(xí)如何設(shè)計(jì)一個(gè)無(wú)需PWM也能驅(qū)動(dòng)無(wú)源蜂鳴器的低成本電路。　　1.1 無(wú)源蜂鳴器常規(guī)驅(qū)動(dòng)電路　　 ? 　　圖1 無(wú)源蜂鳴器常規(guī)驅(qū)動(dòng)電路　　如圖1所示，此圖為無(wú)源蜂鳴器的常規(guī)驅(qū)動(dòng)電路。需要在輸入端輸入一定頻
關(guān)鍵字：蜂鳴器 PWM 微控制器

半橋電路的運(yùn)行原理及注意問(wèn)題

　　在PWM和電子鎮(zhèn)流器當(dāng)中，半橋電路發(fā)揮著重要的作用。半橋電路由兩個(gè)功率開關(guān)器件組成，它們以圖騰柱的形式連接在一起，并進(jìn)行輸出，提供方波信號(hào)。本篇文章將為大家介紹半橋電路的工作原理，以及半橋電路當(dāng)中應(yīng)該注意的一些問(wèn)題，希望能夠幫助電源新手們更快的理解半橋電路。　　首先我們先來(lái)了解一下半橋電路的基本拓?fù)洌? 　　 ? 　　半橋電路的基本拓?fù)潆娐穲D 　　電容器C1和C2與開關(guān)管Q1、Q2組成橋，橋的對(duì)角線接變壓器T1的原邊繞組，故稱半橋變換器。如果此時(shí)C1=C2，那么當(dāng)某一開關(guān)管導(dǎo)通
關(guān)鍵字：半橋電路 PWM 電子鎮(zhèn)流器

解析FPGA低功耗設(shè)計(jì)

　　在項(xiàng)目設(shè)計(jì)初期，基于硬件電源模塊的設(shè)計(jì)考慮，對(duì)FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目，整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右，有點(diǎn)過(guò)高了，功耗過(guò)高則會(huì)造成發(fā)熱量增大，溫度高最常見的問(wèn)題就是系統(tǒng)重啟，另外對(duì)FPGA內(nèi)部的時(shí)序也不利，導(dǎo)致可靠性下降。其它硬件電路的功耗是固定的，只有FPGA的功耗有優(yōu)化的余地，因此硬件團(tuán)隊(duì)則極力要求筆者所在的FPGA團(tuán)隊(duì)盡量多做些低功耗設(shè)計(jì)。筆者項(xiàng)目經(jīng)歷尚淺，還是第一次正視功耗這碼事兒，由于項(xiàng)目時(shí)間比較緊，而且xilinx方
關(guān)鍵字： FPGA 低功耗 RTL

基于FPGA的報(bào)文數(shù)據(jù)分析模塊的設(shè)計(jì)

　　摘要：網(wǎng)絡(luò)報(bào)文數(shù)據(jù)的記錄和分析在智能化變電站中尤為重要，通過(guò)對(duì)整個(gè)通信過(guò)程的記錄可以為事故分析及運(yùn)行維護(hù)提供依據(jù)。本文提出了一種基于FPGA技術(shù)、結(jié)合相關(guān)通信協(xié)議的報(bào)文數(shù)據(jù)分析系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了報(bào)文數(shù)據(jù)分析系統(tǒng)的各功能子模塊，通過(guò)仿真運(yùn)行驗(yàn)證了系統(tǒng)良好的處理能力。　　引言　　隨著計(jì)算機(jī)技術(shù)、通信技術(shù)及網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，基于這三種核心技術(shù)的自動(dòng)化智能裝置在電網(wǎng)控制中的作用越來(lái)越突出。其中以交換式以太網(wǎng)和光纖光纜實(shí)現(xiàn)的網(wǎng)絡(luò)通信系統(tǒng)已經(jīng)逐漸成為變電站的重要單元。　　如何記錄、分析某個(gè)智能單
關(guān)鍵字： FPGA 以太網(wǎng) IEC61850 PHY CPU MAC 201411

基于DaVinci?平臺(tái)的網(wǎng)絡(luò)視頻解碼系統(tǒng)分析與設(shè)計(jì)

　　摘要：隨著視頻壓縮技術(shù)的不斷發(fā)展，單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進(jìn)行傳輸，一個(gè)百兆網(wǎng)口可以傳輸多達(dá)10多路的IP視頻信號(hào)。目前的服務(wù)器單純依靠CPU進(jìn)行軟解碼已經(jīng)顯得非常吃力[1];匹配高性能的服務(wù)器或者配置多臺(tái)服務(wù)器卻有存在高成本的壓力。針對(duì)這些現(xiàn)狀，本文設(shè)計(jì)了一個(gè)基于TI的DaVinci?平臺(tái)的網(wǎng)絡(luò)視頻解碼系統(tǒng)。驗(yàn)證結(jié)果顯示，采樣該網(wǎng)絡(luò)視頻解碼系統(tǒng)，可以使得單臺(tái)服務(wù)器增加上百路的IP視頻解碼，同時(shí)不影響服務(wù)器的其它性能，性能可靠且成本有很大優(yōu)勢(shì)。　　1 TI 8
關(guān)鍵字： DaVinci IP視頻 CPU Linux FPGA 201411

DIY你的趣味生活：太陽(yáng)能智能晾衣架的軟硬件和系統(tǒng)實(shí)現(xiàn)

　　1 緒言　　1.1 太陽(yáng)能智能晾衣架簡(jiǎn)介　　晾衣架作為每天使用的家居用品，如今已經(jīng)成為許多家庭的生活必需品。作為消費(fèi)者來(lái)說(shuō)，選擇品牌關(guān)鍵是貨真價(jià)實(shí)。其結(jié)構(gòu)、用料、做工等均是不可或缺的商品組成部分，質(zhì)量和售后服務(wù)更是該行業(yè)生產(chǎn)商生存與發(fā)展的永恒構(gòu)成自動(dòng)晾衣架是升降晾衣架的另一種稱謂，早在2000年前出現(xiàn)的一種晾曬衣服的用具，現(xiàn)時(shí)有手搖的和遙控的兩大類，這種產(chǎn)品剛出來(lái)時(shí)晾桿是用不銹鋼圓管做的，款式單一，只是作為一種方便晾曬衣服的工具，但隨著時(shí)間的推移，生產(chǎn)晾衣架的廠家越來(lái)越多，競(jìng)爭(zhēng)越來(lái)越大，廠家各
關(guān)鍵字：太陽(yáng)能 PWM EVK1100