vhdl-ams 文章最新資訊

基于VHDL的16路可調(diào)速彩燈控制器設計

彩燈作為一種常見的裝飾，在生活中應用廣泛。為了使彩燈變得更加絢麗多彩，這里在QuartusⅡ開發(fā)環(huán)境下，用VIIDL語言設計了一種可用于控制16路彩燈，具有4種彩燈變換模式，且變換速度可調(diào)的彩燈控制器。仿真結(jié)果表明，所設計的彩燈控制器成功地實現(xiàn)了4種變換模式的循環(huán)和各種變換速度的調(diào)節(jié)。最后，以ACEXlK系列EPlK30QC208芯片為硬件環(huán)境，驗證了各項設計功能的正確性。
關(guān)鍵字：控制器設計彩燈調(diào)速 VHDL 路可基于

新型SDH系統(tǒng)設計及FPGA仿真

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
關(guān)鍵字： VHDL 發(fā)接復用器 DH系統(tǒng) FPGA仿真

基于VHDL和發(fā)接復用器的SDH系統(tǒng)設計及FPGA仿真

基于VHDL和發(fā)接復用器的SDH系統(tǒng)設計及FPGA仿真,　　針對目前國內(nèi)SDH系統(tǒng)中還沒有一個專門的E1分接復用芯征，本文介紹一種用高級硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復用器的設計的新型設計方法及其FPGA實現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設計的
關(guān)鍵字：設計 FPGA 仿真系統(tǒng) SDH VHDL 復用器基于

基于FPGA和VHDL語言的多按鍵狀態(tài)識別系統(tǒng)

基于FPGA和VHDL語言的多按鍵狀態(tài)識別系統(tǒng),　這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點，采用VHDL語言的多按鍵狀態(tài)識別系統(tǒng)，實現(xiàn)識別60個按鍵自由操作，并簡化MCU的控制信號。　　2 系統(tǒng)設計方案　　FPGA是一種可編程邏輯器件，它具有良好性能、極高
關(guān)鍵字：狀態(tài) 識別系統(tǒng) 按鍵語言 FPGA VHDL 基于

SDH中E1接口數(shù)字分接復用器的VHDL設計及FPGA實現(xiàn)

摘要：介紹了SDH系統(tǒng)中的接口電路――數(shù)字分接復用器的VHDL設計及FPGA實現(xiàn)。該分接復用器電路用純數(shù)字同步方式實現(xiàn)，可完成SDH系統(tǒng)接口電路中7路（可擴展為N路）E1數(shù)據(jù)流的分接和復用。該設計顯示了用高級硬件描述語
關(guān)鍵字： FPGA VHDL SDH 接口

用VHDL實現(xiàn)的有線電視機頂盒信源發(fā)生方案

VHDL是隨著可編輯邏輯器件（PLD）的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC（超高速集...
關(guān)鍵字： PLD VHDL 機頂盒信源

使用用CPLD和Flash實現(xiàn)FPGA的配置

電子設計自動化EDA(ElectronicDesignAutomation)是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描...
關(guān)鍵字： CPLD FPGA Flash RAM EDA VHDL

VHDL語言實現(xiàn)的幀同步算法

數(shù)字通信網(wǎng)中，幀同步是同步復接設備中最重要的部分，他包括幀同步碼的產(chǎn)生和幀同步碼的識別，其中接收端的幀同步識別電路的結(jié)構(gòu)對同步性能的影響是主要的。

1 工作原理

實現(xiàn)幀同步的基本方法是在發(fā)送端預先規(guī)
關(guān)鍵字：算法同步實現(xiàn) 語言 VHDL

基于VHDL的線性分組碼編譯碼器的研究設計

在通信系統(tǒng)中，由于信道存在大量的噪聲和干擾，使得經(jīng)信道傳輸后的接收碼與發(fā)送碼之間存在差異，出現(xiàn)誤碼。在...
關(guān)鍵字： VHDL 編譯碼器線性分組碼

基于VHDL語言的99小時定時器設計及實現(xiàn)

0引言傳統(tǒng)的定時器硬件連接比較復雜，可靠性差，而且計時時間短，難以滿足需要。本設計采用可編程芯片...
關(guān)鍵字： FPGA VHDL 定時器 EP1C6Q240C8

基于VHDL的線性分組碼編譯碼器設計

數(shù)字信號在傳輸過程中受到干擾的影響，降低了其傳輸?shù)目煽啃裕€性分組碼作為一種常用的信道編碼，在通信傳輸系統(tǒng)中應用廣泛。在對線性分組碼的編譯碼規(guī)則研究基礎上，討論了生成矩陣、監(jiān)督矩陣與錯誤圖樣集之間的關(guān)系，在Max+PlusⅡ開發(fā)環(huán)境中，用VHDL語言設計線性分組碼編譯碼器，對其各項設計功能進行了仿真和驗證。結(jié)果表明，該設計正確，其功能符合線性分組碼編譯碼器的要求。
關(guān)鍵字： VHDL 線性分組碼編譯碼器

采用EP1C6Q240C8和VHDL的定時器的設計

本設計采用可編程芯片和VHDL語言進行軟硬件設計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設計采用逐位設定預置時間，其最長時間設定可長達99小
關(guān)鍵字： 240C Q240 VHDL 240

基于VHDL語言的交通燈控制器設計及仿真結(jié)果

應用VHDL語言設計數(shù)字系統(tǒng)，大部分設計工作可在計算機上完成，從而縮短系統(tǒng)開發(fā)時間，提高工作效率。下面介紹...
關(guān)鍵字： VHDL 交通燈控制器

用EDA設計全數(shù)字三相昌閘管觸發(fā)器IP軟核

IP(IntellectualPropcrty)就是常說的知識產(chǎn)權(quán)。美國Dataquest咨詢公司將半導體產(chǎn)業(yè)的IP定義為用于ASIC...
關(guān)鍵字： IP核晶閘管 EDA VHDL

VHDL設計的串口通信程序

VHDL設計的串口通信程序,本模塊的功能是驗證實現(xiàn)和PC機進行基本的串口通信的功能。需要在
PC機上安裝一個串口調(diào)試工具來驗證程序的功能。
程序?qū)崿F(xiàn)了一個收發(fā)一幀10個bit（即無奇偶校驗位）的串口控
制器，10個bit是1位起始位，8個數(shù)據(jù)位
關(guān)鍵字：程序通信串口設計 VHDL

共330條 17/22 |‹ « 13 14 15 16 17 18 19 20 21 22 »

vhdl-ams介紹

　　即IEEE 1076.1標準。　　VHDL-AMS是VHDL的一個分支，它支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/vhdl-ams/ 　　Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/verilog-ams/ 　　The VHDL-AMS language [ 查看詳細 ]