久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-ams

vhdl-ams 文章 最新資訊

基于單片機、EDA技術的波形發生器的設計

  • 　該波形發生器以單片機(MCS8031)為中心控制單元，由鍵盤輸入模塊、數碼管顯示模塊、D/A波形發生模塊、幅值調整模塊組成。采用DDFS技術，先將要求的波形數據存儲于EEPROM中，這樣可以保證掉電以后波形數據不丟失。　
  • 關鍵字： 發生器  設計  波形  技術  單片機  EDA  基于  單片機  EDA技  DDFS  波形發生  FPGA  VHDL  

計算機EPP控制CPLD顯示點陣漢字的實現

  • 1 引言隨著人們生活節奏的加快，越來越多的場合需要使用電子手段動態發布信息，其中應用非常廣泛的一種方法就是LED點陣顯示。傳統的點陣漢字顯示通常采用單片機作為控制核心，結合存儲器、邏輯電路和LED點陣來
  • 關鍵字： 點陣  漢字  實現  顯示  CPLD  EPP  控制  計算機  EDA  EPP  CPLD  VHDL  漢字點陣  

基于FPGA的數字下變頻電路的設計與實現

  • 引言數字化中頻(DIF)頻譜分析儀在高中頻實現數字化處理，具有分析帶寬大、RBW小、測量時長短，可對復雜信...
  • 關鍵字： FPGA  數字下變頻  VHDL  

基于VHDL的Petri網系統的FPGA實現

  • 1引言?Petri網是一種系統的、數學的和圖形的描述和分析工具[1],隨著超大規模集成電路FPGA和CPLD的發展,Petr...
  • 關鍵字： VHDL  Petri  

基于VHDL的4PSK調制器設計與仿真

  • 闡述了4PSK調制器的基本原理，給出調制系統設計框圖。在MAX+plusII環境下，利用VHDL語言實現了4PSK調制器設計，并對系統的各模塊仿真。采用VHDL模塊化和自上而下的設計方法，提高了系統的穩定性和可靠性。
  • 關鍵字： VHDL  4PSK  制器設計  仿真    

VHDL密碼控制系統的設計和仿真

  • 1 引言 　　隨著電子技術和ASIC技術的發展．數字系統設計向速度快、容量大、體積小、重量輕的趨勢發展。目前數字系統設計可直接面向用戶需求，根據系統的行為和功能要求，自上而下地逐層完成設計過程：描述、綜合、優化、仿真與驗證，以及器件生成。該設計過程除系統行為和功能描述外，其他設計幾乎都由計算機自動完成，從而實現電子設計自動化(EDA)。這樣大大地縮短了系統的設計周期，適應當今品種多、批量小的電子市場要求，提高了產品的競爭能力。由于電子設計自動化是采用硬件描述語言描述硬件電路，所以研究硬件語言及仿真、綜合
  • 關鍵字： VHDL  EDA  

基于單片機和CPLD的數字頻率計的設計

  • 　　引言 　　在傳統的控制系統中，通常將單片機作為控制核心并輔以相應的元器件構成一個整體。但這種方法硬件連線復雜、可靠性差，且在實際應用中往往需要外加擴展芯片，這無疑會增大控制系統的體積，還會增加引入干擾的可能性。對一些體積小的控制系統，要求以盡可能小的器件體積實現盡可能復雜的控制功能，直接應用單片機及其擴展芯片就難以達到所期望的效果。 　　復雜可編程邏輯器件（CPLD）具有集成度高、運算速度快、開發周期短等特點，它的出現，改變了數字電路的設計方法、增強了設計的靈活性。基于此，本文提出了一種采用Alt
  • 關鍵字： CPLD  開發環境  單片機  元器件  VHDL  ASIC  

基于FPGA的空間存儲器的糾錯系統

  • 　　1、引言 　　阿爾法磁譜儀(Alpha Magnetic Spectrometer，AMS)實驗室是丁肇中博士領導的由美、俄、德、法、中等16個國家和地區共300多名科學家參加的大型國際合作項目。它是國際空間站上唯一大型物理實驗，是人類第一次在太空中精密地測量高能量帶電原子核粒子的實驗。其目的是為尋找反物質所組成的宇宙和暗物質的來源以及測量宇宙線的來源。 　　但是對于AMS實驗的空間電子系統，同樣會受到高能粒子的襲擊，導致存儲器的內容發生變化，改寫半導體存儲器件的邏輯狀態，導致存儲單元在邏輯&ls
  • 關鍵字： FPGA  存儲器  AMS  編碼  譯碼  

VHDL設計中電路簡化問題的探討

  • 　　近年來，隨著集成電路技術的發展，用傳統的方法進行芯片或系統設計已不能滿足要求，迫切需要提高設計效率。在這樣的技術背景下，能大大降低設計難度的VHDL設計方法正越來越廣泛地被采用。但是VHDL設計是行為級的設計?熕?帶來的問題是設計者的設計思考與電路結構相脫節。設計者主要是根據VHDL的語法規則，行為進行描述，綜合工具進行電路結構的綜合、編譯、優化，通過仿真工具進行邏輯功能仿真和系統時延的仿真。實際設計過程中，由于每個工程師對語言規則、對電路行為的理解程度不同，每個人的編程風格不同，往往同樣的系統功能，
  • 關鍵字： VHDL  電路  集成電路  

基于Modelsim FLI接口的FPGA仿真技術

  • 　　1、Modelsim 及 FLI接口介紹 　　Modelsim是 Model Technology（Mentor Graphics的子公司）的 HDL 硬件描述語言仿真軟件，可以實現 VHDL, Verilog，以及 VHDL-Verilog 混合設計的仿真。除此之外，Modelsim還能夠與 C 語言一起實現對 HDL 設計文件的協同仿真。同時，相對于大多數的 HDL 仿真軟件來說，Modelsim 在仿真速度上也有明顯優勢。這些特點使 Modelsim 越來越受到 EDA設計者、尤其是 FPGA
  • 關鍵字： FPGA  仿真  Modelsim  FLI  VHDL  

SDRAM接口的VHDL設計

  • 　　RAM（隨機存取存儲器　是一種在電子系統中應用廣泛的器件，通常用于數據和程序的緩存。隨著半導體工業的發展，RAM獲得了飛速的發展，從RAM、DRAM(Dynamic RAM，即動態RAM)發展到SDRAM(Synchronous Dynamic RAM，即同步動態RAM)，RAM的容量越來越大、速度越來越高，可以說存儲器的容量和速度已經成為半導體工業水平的標志。 　　１ 任務背景 　　SDRAM具有大容量和高速的優點，目前其存取速度可以達到100～133MHz，單片容量可以達到64Mbit或更高
  • 關鍵字： VHDL  SDRAM  存儲器  微處理器  

基于SystemC的系統級芯片設計方法研究

  • 　　隨著集成電路制造技術的迅速發展,SOC設計已經成為當今集成電路設計的發展方向。SO C設計的復雜性對集成電路設計的各個層次,特別是對系統級芯片設計層次,帶來了新挑戰，原有的HDL難以滿足新的設計要求。 　　硬件設計領域有2種主要的設計語言：VHDL和Verilog HDL。而兩種語言的標準不統一，導致軟硬件設計工程師之間工作交流出現障礙,工作效率較低。因此，集成電路設計界一直在尋找一種能同時實現較高層次的軟件和硬件描述的系統級設計語言。Synopsys公司與Coware公司針對各方對系統級設計語言的
  • 關鍵字： SOC  SystemC  集成電路  VHDL  Verilog HDL  

SVPWM信號發生器的VHDL實現

  • 　　近年來，DSP在SVPWM(空間矢量脈寬調制)控制領域得到了廣泛應用。 　　但是使用DSP單核心的控制方法仍然存在一些缺陷：基于軟件的：DSP在實現SVPWM觸發信號時需要較長的時鐘周期；微處理器中不確定的中斷響應會導致PWM脈沖的相位抖動。針對以上問題，本文提出了一種利用FPGA實現的SVPWM信號發生器，系統結構如圖1所示。作為DSP的外圍接口電路，該信號發生器能夠屏蔽DSP內部錯誤中斷對輸入時間信號的影響，保證輸出完整的SVPWM觸發信號波形，其三相并行處理結構還能夠有效提升系統的動態響應速度
  • 關鍵字： DSP  SVPWM  VHDL  信號發生器  

簡易通用型PCI接口的VHDL-CPLD設計

  • 　　用CPLD設計所構成的CPI接口系統具有簡潔、可靠等優點，是一種行之有效的設計途徑。很多技術雜志和網站上，都有不少用CPLD設計PCI常規傳輸系統的文章。但用這些方法在MzxPlusII、Fundition等環境下進行模擬仿真時，其產生的時序往往與PCI規范有很大出入。雖然 Altera 等公司推出PCI核可以直接使用，但這樣的內核占用CPLD資源較多，且能適配的器件種類少，同時價格也高，在實際設計應用中有很大的局限性。因此，使用通用型CPLD器件設計簡易型PCI接口有很大的現實意義。在Compact
  • 關鍵字： VHDL-CPLD  

AC-Link數字音頻VHDL編/解碼的FPGA設計

  • 　　引言 　　數字音頻處理是指為真實再現聲音的逼真效果而對音頻進行的編解碼處理技術,它是寬帶網絡多媒體、移動多媒體通信的關鍵技術.Audio Codec′97(音頻數字信號編/解碼器)是其中一種用于聲音錄放的技術標準,簡稱AC′97. AC′97采用雙集成結構,即Digital Controller(數字信號控制器)和Audio Codec(音頻編解碼),使模/數轉換器ADC和數?模轉換器DAC轉換模塊獨立,盡可能降低EMI(電磁干擾)的影響。 　　利用FPGA,可
  • 關鍵字： FPGA VHDL  
共330條 20/22 |‹ « 13 14 15 16 17 18 19 20 21 22 »
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473