- 4月26日消息，在近日舉辦的北美技術論壇上，臺積電首次公開了N2 2nm工藝的缺陷率(D0)情況，比此前的7nm、5nm、3nm等歷代工藝都好的多。臺積電沒有給出具體數據，只是比較了幾個工藝缺陷率隨時間變化的趨勢。臺積電N2首次引入了GAAFET全環繞晶體管，目前距離大規模量產還有2個季度，也就是要等到年底。N2試產近2個月來，缺陷率和同期的N5/N4差不多，還稍微低一點，同時顯著優于N7/N6、N3/N3P。從試產到量產半年的時間周期內，N7/N6的綜合缺陷率是最高的，N3/N3P從量產開始就低得多了，
- 關鍵字：
臺積電 N2 2nm 缺陷率 3nm 5nm 7nm
缺陷率介紹
您好，目前還沒有人創建詞條缺陷率!
歡迎您創建該詞條，闡述對缺陷率的理解，并與今后在此搜索缺陷率的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
