久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 基于ARM+FPGA的重構控制器設計

基于ARM+FPGA的重構控制器設計

作者: 時間:2012-05-25 來源:網絡 收藏

2.2 Tap狀態機時序介紹

JTAG邊界掃描測試由測試訪問端口的TAP管理。TMS,TRST和TCK引腳管理TAP的操作,TDI和TDO位數據寄存器提供串行通道。TDI也為指令寄存器提供數據,然后為數據寄存器產生控制邏輯。對于選擇寄存器、裝載數據、檢測和將結果移出的控制信號,由測試時鐘 (TCK)和測試模式(TMS)選擇兩個信號控制。測試復位信號(TRST,一般以低電平有效)一般可選的第五個端口信號。

如圖2所示,所有基于JTAG的操作都必須同步于JTAG時鐘信號TCK。所有測試邏輯的變化(例如指令寄存器,數據寄存器等)必須出現在 TCK的上升沿或下降沿。關鍵時序關系是:TMS和TDI采樣于TCK的上升邊沿,一個新的TDO值將于TCK下降邊沿后出現,因此一般情況下JTAG的時鐘不會太高。

2.jpg

圖3表示了IEEE 1149.1標準定義的TAP的狀態圖,TAP控制器是16個狀態的有限狀態機,為JTAG接口提供控制邏輯。TAP狀態轉移如圖3所示,箭頭上的 1或0,表示TMS在TCK上升沿的值(高電平TMS=1,低電平TMS=0),同步時鐘TCK上升沿時刻TMS的狀態決定狀態轉移過程。對于TDI端輸入到器件的配置數據有兩個狀態變化路徑:一個用于移指令到指令寄存器中,另一個用于移數據到有效的數據寄存器,該寄存器的值由當前執行的JTAG指令決定。當TAP控制器處于指令寄存器移位(SHIFT-IR)狀態時,對于每一個TCK的上升沿,連接在TDI和TDO之間的指令寄存器組中的移位寄存器向串行輸出方向移一位。

3.jpg

當TMS保持為高電平時,在TCK的上升沿TAP控制器進入到“EXIT1-IR”狀態;當TMS為低電平時,TAP控制器保持在“指令寄存器移位”狀態。



評論


相關推薦

技術專區

關閉