久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 短波通信中一種時延設計方法與DSP實現

短波通信中一種時延設計方法與DSP實現

作者: 時間:2009-12-25 來源:網絡 收藏

從圖4可以看出,在輸入信號x(n)經過40倍內插濾波器濾波,并進行40倍抽取后的輸出信號與輸入信號有著相同的時域波形,并且輸出信號時域波形相對輸入信號時域波形出現了相應的延時。

本文引用地址:http://cqxgywz.com/article/152188.htm

圖5為輸入、輸出信號的頻譜圖。

在原始采樣頻率fs為25 MHz下,輸入信號x(n)經過40倍內插濾波器濾波并進行40倍抽取后,對輸入輸出進行頻譜分析,可以得出輸出信號的采樣頻率仍是25 MHz,并含有兩個頻率信號,其一信號頻率f1=6.25 MHz,另一信號頻率f2=10 MHz。從而得出輸出信號頻譜與輸入信號頻譜是吻合的,如圖5所示。

3 結語

提出了一種。可以選用大容量存儲器作大尺度的延時處理,并選用作插值算法做高精度的小尺寸的延時算法處理。結合軟件無線電思想中的內插和抽取技術,重點介紹高精度、小尺寸的信號延時處理。它具有處理時間周期短,節省數據存儲空間,精度高等特點。用實驗板SEED-DEC6416進行硬件仿真。試驗結果表明,結果基本達到要求,該的實現過程是可行的。



上一頁 1 2 3 下一頁

評論


相關推薦

技術專區

關閉