2．2 多路并行CCSK數字相關器算法設計

多路并行型CCSK數字相關器輸入的的是m序列N次循環移位碼，如32 bit系統中，m序列N次循環移位碼有32種，接收方可以通過32個32 bit并行數字相關器對基帶碼流進行相關處理。當輸入碼流同第N路相關器的相關輸出超出信號門限時，則認定接收到的數據為N，圖5所示就是并行相關峰輸出信號。

多路并行型CCSK數字相關器的電路結構比較簡單，對電路時序的要求也較低，相關器輸出時序位置固定，不需要進行時間差計算提取信息，也不需要對部分相關峰進行時序處理，故可采用對加法進位延遲要求較低的流水線加法器型數字相關器作為相關處理的核心部件。但是，多路并行型CCSK數字相關器消耗的硬件資源在同樣碼速率和碼長時，比兩級串聯型CCSK數字相關器要多若干倍，因此，32 bit擴頻系統中采用多路并行型CCSK數字相關器要比兩級串聯型CCSK數字相關器所消耗的資源多16倍。

3 結語

本文對CCSK信息的調制和解調算法進行了介紹，給出了CCSK邏輯編碼電路的實時計算方法，同時對兩級串聯型CCSK數字相關器算法和多路并行CCSK數字相關器算法的設計進行了說明。采用直序擴頻的通信系統具有較高的抗干擾能力，但通信信息速率會大幅下降。因此，在通信速率和抗干擾之間找到一個平衡點，是擴頻通信系統的一個重要技術問題。而利用本文提出的CCSK編碼解碼技術可以有效地提高擴頻通信系統的通信速率。