基于ADF4360-1的本振源設計
加入技術交流群
本電路設計中，ADF4360-1的PFD輸入頻率為200 kHz，因此參考時鐘分頻R=50。由公式fout=(B×P+A)×fref／R，可計算出N為11 250，雙模前置分頻器設置為P／(P+1)=32／33，計數器A設置為18，計數器B設置為351。根據ADF4360-1芯片資料，三個控制寄存器初始化設置為R寄存器0000C9H，C寄存器8FF128H，N寄存器015F4AH，如表1所示。本振源電路輸出信號功率為-6 dB。本文引用地址：http://cqxgywz.com/article/157727.htm
2．2 環路濾波器電路設計
環路濾波器(LPF)具有低通特性，它主要是抑制鑒相器輸出電壓中的載頻分量和高頻噪聲，降低由VCO控制電壓的不純而引起的寄生輸出。更重要的是它對環路參數調整起著決定性的作用。
利用AD公司提供的專用設計與仿真工具軟件ADI simPLL對圖2結構形成的無源三階濾波電路進行仿真、設計。依照軟件提示，逐步設定各項參數，并選擇芯片型號和環路濾波器形式，最后生成的電路如圖3所示。
2．3 鎖相環本振源電路設計
完整的硬件原理圖如圖4所示。
電源電路采用TPS76333和LM317T產生穩定的3．3 V電壓供電。ADF4360-1的參考時鐘輸入引腳與晶振電路輸出端相連，在內部VCO輸入引腳VTUNE與內部電荷泵輸出引腳CP之間接入三階環路濾波電路。
核心芯片內部控制寄存器的初始化數值通過單片機控制寫入，單片機采用ATMEL公司的AT89C2051。
評論