引言

　　相變存儲器（PC2RAM）是一種新型半導體存儲器，在研發下一代高性能不揮發存儲技術的激烈競爭中，PC2RAM在讀寫速度、讀寫次數、數據保持時間、單元面積、功耗等方面的諸多優勢顯示了極大的競爭力，得到了較快的發展。相變存儲器是利用加工到納米尺寸的相變材料在晶態與非晶態時不同的電阻狀態來實現數據存儲。讀、寫操作是通過施加電壓或電流脈沖信號在相變存儲單元上進行的。相變存儲單元對驅動電路產生的驅動電壓或電流十分敏感，因此，設計一個性能優良的驅動電路成為實現芯片功能的關鍵。本文介紹了一種新型的、結構簡單的相變存儲器驅動電路設計，該電路采用電流驅動方式，主要包括基準電壓電路、偏置電流電路、電流鏡電路及控制電路。

　　1　電路設計與分析

　　1.1　相變存儲器芯片

　　圖1為相變存儲器內部結構框圖，主要包括相變存儲單元陣列（1r1tarray）、地址解碼器（rowdec和columndec）、讀寫驅動電路（drv8）、驅動控制電路（drvcon）和讀出放大電路（sa8）。

　　相變存儲單元陣列包括字線、位線和處在字線與位線的交叉區的相變存儲單元，每一個存儲單元包括一條字線、一個選通管及一個相變電阻，并且每一個相變電阻均可在非晶態與晶態之間進行編程；地址解碼器解碼輸入行地址，以選擇每個存儲單元的字線，位選擇電路根據輸入的列地址，選擇一條位線；驅動電路生成將所選存儲單元編程為非晶態或晶態的寫電流，以及讀出被編程后的存儲單元狀態的讀電流；驅動控制電路由控制邏輯與脈沖信號發生器組成，用于產生一定脈沖寬度的讀/寫脈沖，其中，寫過程包括寫“0”、寫“1”兩種情況（Set和Reset），對應相變單元在晶態（低阻）及非晶態（高阻）之間的轉換。

　　1.2　驅動電路

　　本文所設計的相變存儲器驅動電路主要結構如圖2所示。首先，由帶隙基準電壓電路bgn生成高精度的基準電壓Vref,接著，該基準電壓通過一級偏置電流產生電路偏置產生高精度的偏置電流Ibias,偏置電流輸出給后級用于最終驅動的電路drv。drv由兩級電流鏡電路組成，每一級有三個電流鏡結構，可分別用于產生大小不同的Read、Set、Reset電流，drvcon用于控制產生所需的電流脈沖。