若令Gg=4Ce，Z12=1/Y12=jωL，這時電感將成為一個理想電感，繞組間的寄生耦合電容將減為零，可達到我們所期望的目標。附加電容Cg可以通過外加電容來實現，也可以利用繞組與地之間的寄生電容來實現。

對于平面L-C磁集成結構，為得到期望的Gg，可在兩繞組間加入地層，其平面結構如圖16所示。設計時可采用：PlanaE43/10/28-3F和PLT43/28/4-3F3，繞組采用兩層，每層3匝。繞組寬度為2mm，絕緣層厚度為0.07 mm。其等效電路如圖17所示，若忽略繞組損耗和磁芯損耗，其中的L1、Cp1、Rp1t和Rs1分別為電感器第一半的電感和寄生參數;L2、Cp2、Rp2和Rs2分別為電感器另一半的參數;L3和Rs3為地層電感和電阻。忽略地層電阻時，其簡化電路如圖18所示。且有：

如果能滿足Cg=4Ce，那么，線圈繞組間的寄生電容就可以減少至零。

4 仿真驗證

為了驗證插入導電層是否能改善濾波器的高頻性能，同時為了驗證Ce與Cg的關系，可尋找理想的嵌入導電層長Xo之后以X為變量，得出的仿真結果如圖19所示，然后再建立差模與共模仿真電路，并根據表1改變電容值Ce與Cg，所得出的差模插入損耗仿真結果如圖20所示，而其共模插入損耗仿真結果如圖21所示，圖22為其共模插入損耗的仿真電路。

根據仿真結果可以看出，隨著X不斷增大，諧振點頻率不斷增大，在X=24.89 mm時，差模插入損耗表示出理想的狀態。這時恰好Cg=4Ce。

5 結束語

仿真結果表明，嵌入導電層的濾波器可以去除EPC的影響，而且高頻性能良好。濾波器的插入損耗在30 MHz以上都能達到-60 dB，并且有進一步減小的趨勢。