久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 基于NCO IP core的Chirp函數實現設計

基于NCO IP core的Chirp函數實現設計

作者: 時間:2009-11-23 來源:網絡 收藏
2 Core
數字壓控振蕩器知識產權核(Numerically Con-trolled Oscillators Intellectual Property Core, Core),通過多種算法(相位累加或者CORDIC算法,在此不一一贅述),實現了一個離散幅度和時間的正弦波信號輸出。輸入控制字和輸出頻率之間滿足以下方程:
s(nT)=Asin[2π(f0+fFM)nT+ψPM+ψDITH)] (5)
式中:T為該模塊的工作時鐘;f0是由輸入頻率控制字ψINC決定的初始頻率;fFM是由調制頻率控制字ψFM決定的調制頻率;ψPM為該輸出正弦波的調制相位,ψPM=P/2Pwidth,由輸入控制字P的比特位數(Pwidth)決定了它的精度;ψDITH為模塊內部自身的不穩定而引起的相位雜散(噪聲);幅值量A=2N-1,其中N為幅值精度取值在4~32之間。
該設計中僅采用通過改變頻率控制字ψINC,以實現改變頻率輸出的目的,為此式(5)可以簡化為:

式中,f0由給定的頻率控制字ψINC決定,滿足如下方程:

式中:M為累加器精度;fclk為該模塊的輸入時鐘頻率,單位為Hz。例如:在fclk=100 MHz的情況下,如果需要f0=10 MHz的輸出,ψINC的計算如下:

通過Altera公司的FPGA編程軟件QuartusⅡ提供的MegaWizard Plug-In Manager功能,在 Core參數配置中自動對ψINC的計算,很容易得出在輸入頻率的條件下所需輸出頻率的ψINC(累加器精度為32 b的情況下)如圖6所示。

本文引用地址:http://cqxgywz.com/article/188505.htm

值得注意的是:在MegaWizard Plug-In Manage中,ψINC的精度只保留到了百位。



關鍵詞: Chirp core NCO IP

評論


相關推薦

技術專區

關閉