基于FPGA的IRIG-B(DC)碼解碼
加入技術交流群
2．5 1 PPS提取模塊
1 PPS提取模塊是產生1 PPS信號。上電復位后能夠產生高電平寬度為5 ms，周期為1 s的游離1 PPS信號，當全局控制模塊搜索到幀頭位置后，通過全局控制信號count來修正1 PPS信號上升沿的位置。圖6是在M0delSim SE 6．6下的仿真1 PPS信號輸出。觀察圖6可知1 PPS信號輸出正確。本文引用地址：http://cqxgywz.com/article/190174.htm
2．6 串口模塊
串口模塊是將天、時、分、秒、TOD串行輸出到B(DC)碼解碼上位機軟件。在串口模塊中按照規定的組幀協議將天、時、分、秒、TOD的BCD碼組幀輸出。利用本廠設計生產的B(DC)碼發生器輸出固定時間的B(DC)碼，然后用本設計方案設計試制的B(DC)碼解碼器解碼，最后通過串口連接到PC機上進行測試。圖7是B(DC)碼解碼上位機軟件的測試結果，顯示正確。
3 結語
傳統的IRIG-B碼解碼器采用微處理器設計，器件較多，結構較復雜，尤其是在受到外界干擾的情況下，會出現死機等故障。而采用FPGA設計的解碼器集成度高、設計靈活方便，在很大程度上解決了上述問題。
隨著我國電力自動化水平的不斷發展，電力生產設備的可靠性和小型化是必然的趨勢。FPGA在這方面能發揮較好的作用，其應用可使電力生產設備結構更加簡單緊湊，性能更加可靠、穩定。
評論