基于FPGA的ISA總線／MMи總線數據轉換電路設計
加入技術交流群
該配置電路采用PS配置方式，首先通過QuartusⅡ軟件將FPGA的邏輯程序寫入配置芯片EPC2LI20，該芯片數據具有掉電保護功能。上電后，配置芯片和FPGA同時復位，然后FPGA向配置芯片發送程序下載請求，配置芯片將存儲的邏輯程序寫入FPGA，對FPGA進行配置．配置完成后，FPGA內部的寄存器和I／O管腳均被初始化。完成初始化程序后，FPGA按照設計的邏輯功能正常工作，即按要求實現兩種總線之間的數據轉換。
2．3 地址比較電路
地址比較電路如圖3所示。74SL14為帶滯環比較的反向緩沖器，74SL85為4位數字比較器，6位的撥碼開關為預存待轉數據程控模塊地址，74SL00為反向緩沖器。撥碼開關共有6位，每1位都可以是邏輯高電平“1”或是邏輯低電平“0”，故該撥碼開關共有26個組合，可以代表26個程控模塊的地址。如圖3所示，撥碼開關為011001，代表將要進行轉換的數據來自地址為011001的程控模塊，當控制信號給定的地址A27～A22與011001相符時，74SL00輸出低電平，該低電平與ISA總線的讀控制信號IOR和寫控制信號IOW#一起構成FPGA從ISA總線讀數據或向ISA總線寫數據控制信號。本文引用地址：http://cqxgywz.com/article/190276.htm
評論