PROTEL原理圖常見錯誤

（1）ERC報告管腳沒有接入信號：

a. 創建封裝時給管腳定義了I/O屬性；

b.創建元件或放置元件時修改了不一致的grid屬性，管腳與線沒有連上；

c. 創建元件時pin方向反向，必須非pin name端連線。

（2）元件跑到圖紙界外：沒有在元件庫圖表紙中心創建元件。

（3）創建的工程文件網絡表只能部分調入pcb：生成netlist時沒有選擇為global。

（4）當使用自己創建的多部分組成的元件時，千萬不要使用annotate.