基于FPGA的循環冗余校驗實驗系統的實現
加入技術交流群
2、其他部分的設計
(1)數據輸入電路部分：將其設計成為一個FIFO的數據緩存器，這樣做的目的，可以接收源源不斷傳來的數據，另一方面考慮到可能傳輸出現差錯，可以從緩存將數據調出來重新傳輸一遍，直到正確傳輸為止，才刪去數據。
(2)顯示電路部分：輸入數據與輸出數據都可以采用數碼管來進行顯示，通過數碼管顯示可以清楚地觀察到傳輸過程中數據傳輸的準確性。傳輸過程出現的差錯可以由接收端反饋，在發送端可以用LED燈進行提示。
(3)按鍵消抖電路部分：由于設計采用開關是機械開關結構，因此在開關切換的瞬間會在接觸點出現信號來回彈跳的現象。基于VHDL的按鍵消抖法主要有三種：電平檢測消抖法、定時檢測消抖法以及脈寬檢測消抖法。本系統采用定時檢測消抖法可以進行按鍵的消抖。
至于時鐘電路，對于數碼顯示電路而言，需要額外提供一個較高頻率的掃描電路，其他的時鐘可以用普通的時鐘提供。
實驗系統的實物圖如下：本文引用地址：http://cqxgywz.com/article/190601.htm
四、結束語
基于以上的系統的架構和主要的設計思想，我們通過兩臺EDA實驗箱完成了CRC循環冗余校驗，模擬了現實的完整的包含發送、傳輸和接收模塊的系統，實驗證明，系統能夠完成CRC校驗，拓展了設備的功能，提高了設備的利用率，達到了設計的目的。
fpga相關文章:fpga是什么
評論