基于FPGA的真彩VGA顯示的實現
加入技術交流群
（3）SRAM：VGA刷屏數據顯存IC，此處采用了ISSI的IS61LV51216AL-10TI 作為高速顯存芯片。
2. 軟件設計
如上圖所示，Bingo設計的真彩圖像顯示的工程的RTL圖。
這應該算是真彩顯示的最簡單的設計吧，將圖像數據隨Nios II配置JTAG下載SDRAM，再讀取專一值SRAM，刷屏實現真彩圖像的VGA顯示。本工程的軟件架構如下，主要用了以下這幾個模塊：
3. 注意問題
關于CPU傳輸數據給Sram_Ctrl模塊，Bingo采用了模擬6800總線協議，來對數據進行交換處理。當然若有更好的方案，您可以自行設計協議，Verilog相當的靈活。
關于時鐘的處理，由于設計中設計到了大量數據的傳輸，時序上需要嚴謹，因此要嚴格處理好CPU與Verilog的跨時鐘、VGA刷屏時鐘、復位信號等的協調，以及穩態亞穩態，甚至時序約束。
評論