基于FPGA的通用異步收發器設計
加入技術交流群
2．2 發送模塊
2．2．1 發送模塊及其功能
發送模塊主要實現對并行數據的緩存、并串轉換，并把串行數據按照既定數據幀格式進行輸出。發送模塊的引腳如圖2所示，各引腳功能見表1。本文引用地址：http://cqxgywz.com/article/191039.htm
由CPU送來的待發送的并行數據，首先寫入發送緩沖器TBR[7．．0]。發送緩沖區中有數據待發送時，數據自動裝入移位寄存器TSR[7．．0]并自動完成串行數據的發送。首先傳送一位起始位0，然后根據幀結構中定義的數據長度，分別串行移出TSR[7．．0]中的數據，數據的低位在前，高位在后。當沒有數據發送的時候，SDO管腳保持高電平。
2．2．2 發送模塊功能仿真
發送器功能仿真結果如圖3所示。二進制數11110000從引腳DIN[7．．0]并行輸入，當WRN為0時，啟動發送程序，計數器開始計數，使發送器將并行數據鎖存到發送緩沖器TBR[7．．0]，并通過發送移位寄存器TSR[7．．0]逐位移位發送串行數據至串行數據輸出端SDO。在數據發送過程中用輸出信號TBRE，TSRE作為標志信號。當一幀數據由發送緩沖器TBR[7．．0]送到發送移位寄存器TSR[7．．0]時，TBRE信號為1。由發送數據緩沖器傳給發送移位寄存器主要由信號TSRE控制。當TSRE為1時，表示發送移位寄存器TSR[7．．0]串行發送完畢；為0時表示還沒有發送完一幀數據。由仿真結果驗證了發送模塊的正確性。
評論