基于FPGA數據流控制動態可重構的實現
加入技術交流群
3 可重構系統的單元結構搭建
根據4輸入LUT的結構原理，本電路選用2個4輸入的MUX用來選擇與非門的輸入端口，然后用1個2輸入的MUX選擇數據的輸出，3個MUX的選擇位分別用SelB[1，0]，SelA[1，0]，Sel-out控制，移位寄存器作為5位串行二進制數的緩存，如圖6所示?？芍?，與非門可以通過東西南北4輸入的選擇組成各種數字電路，這種單元結構可以繼續擴展為2×2或更多單元，實現復雜的數字電路。這里演示單元結構形成的與門和或門的簡單結構，進一步說明可重構的可實現性。本文引用地址：http://cqxgywz.com/article/191232.htm
當產生數據流經過緩存進行重構電路后，可以看到新的熟悉電路所實現的功能，如圖7所示。通過觀察輸入和輸出端的關系，測試得到所需電路的最佳方案，即可下載到硬件，完成所需任務。
4 硬件平臺結構
硬件結構是基于單片機與FPGA的通信。Mcu選擇MSP430，通過RS232和FPGA進行通信，PC機通過JTAG接口向中心芯片下載程序。外圍設備中，選擇2個8位LED，4位輸入按鍵，1個12864液晶顯示，預留32位的擴展接口。如圖8所示，FPGA選擇的是Ahera的EP1C16Q240C8。
5 結束語
實施電路可重構技術，已成為計算系統研究中的新熱點，使硬件逐漸軟件化，通過微處理器結合多個FPGA對其進行配置，實現動態局部可重構，具有較強的通用性和自適應性，適用于模塊化設計。本文基于5 bit數據流，實現了FPGA的部分動態可重構，可以實時生成所需要的硬件結構。動態可重構可以充分利用可重配置硬件，尤其是可重配置計算方面。該技術在理論上有較大發展，FPGA未來的發展方向之一就是做支持動態可配置的SOPC硬件。
評論