基于FPGA的IEEE 1394b高速數據傳輸系統
加入技術交流群
當FPGA為PCI主設備時，它通過PCI-Avalon橋發起PCI主傳輸，如圖3所示是PCI主模式寫交易的仿真時序。當FPGA為PCI從設備時，鏈路層控制器是PCI命令的發起者，并由PCI-Avalon橋自動進行分析，將PCI總線上的命令轉化為相應的Avalon總線信息，圖4所示是PCI從模式配置讀寫仿真圖。本文引用地址：http://cqxgywz.com/article/191244.htm
2 嵌入式軟核Nios ll的設計
Nios II是Ahera推出的32位RSIC嵌入式處理器，根據用戶的需求有Nios II／f(快速)、Nios II／s(標準)以及Nios II／e(經濟)3種可配置的方案。Nios II還支持片內調試和指令定制，具有較大的靈活性和可擴展性，而且許多常用的標準外設接口已經以IP核的形式集成在了SOPC Builder開發環境中，用戶如需要則可直接調用，縮短了開發周期和成本。根據應用需要，本系統將Nios II配置成快速型，時鐘頻率為100 MHz。Nios II與各種外設通過Avalon總線連接，具體的連接關系如圖5所示。
評論