實際上FPGA在PCIE硬核中實現了8個TLP存儲空間，因此當發送模塊將8個以上的TLP包傳輸給硬核后，硬核可能會堵塞，因此發送模塊與硬核之間的交互非常必要。
5 測試結果
此測試包括3種模式。
(1)單純測試4路PCI Express的DMA上傳以及下傳速度。
(2)數據從RocketIO接口以2 bit自定義光纖協議與4XPCI Express協議進行交換。
(3)數據從Infiniband接口以4XRapidIO協議與4XPCI Express協議進行交換。
具體結果見表1。

本文分析了3種應用比較廣泛的系統互聯協議，并給出在FPGA內部實現3種協議交換的技術特點。詳細描述了多協議交換模塊的系統結構以及實現原理。
本文的創新點在于通過FPGA的方式實現了多種主流高速串行協議的轉換。通過將各種協議的端口獨立化，簡化了協議轉化工作，使整個模塊更易于更新維護。在FPGA提供的PCIE硬核的基礎上構建了用戶層的封裝并實現了DMA數據傳輸。該交換模塊已在某雷達信號存儲與回放系統中得到應用，帶寬是傳統存儲帶寬的2～3倍。
參考文獻
[1] BUDRUK R著.PCI Express系統體系結構標準教材[M]. 田玉敏，王崧，張波，譯.北京：電子工業出版社，2005.
[2] 馬鳴錦，朱劍冰，何紅旗，等.PCI、PCI-X和PCI Express的原理及體系結構[M].北京：清華大學出版社，2006.
[3] 閆振興.基于FPGA的PCI Express接口的設計玉實現[D].北京：北京理工大學出版社，2009.
[4] PCI-SIG.PCI Express Base Specification Revision1.1[M]. 2003.
[5] Xilinx INC.LogiCoreTM IP EndPoint Block Plus v1.9 for PCI Express Revision 9.0.2008.
[6] Xilinx INC.Virtex-5 FPGA RocketIO GTP Transceiver Revision 1.4.2009.
[7] PADS-PowerLogic和PowerPCB使用教程[M].北京：電子工業出版社，2004.
[8] RapidIO嵌入式系統互聯[M].北京：電子工業出版社，2006.