基于FPGA的雙口RAM與PCI9O52接口設計
加入技術交流群
當狀態機處于讀空閑狀態時，在每次上升沿采樣到ADS有效和LW R為低電平，且訪問雙口RAM空間(CS0或CSl有效)，狀態機轉到讀開始狀態。接著是讀等待數據狀態，此時根據片選信號CS0和CSl的值譯出SEML、CE0L、CElL，并輸出有效的地址和控制信號R WL、UBL、LBL、OEL到雙口RAM。接著是讀過程狀態，為了得到有效的數據，該過程未對輸入輸出操作。然后是讀過程等待狀態，此時，置LRDY信號有效且輸出有效的數據到PCI9052。最后是寫結束狀態，在該過程的下一個周期將讀控制信號置為無效，狀態機恢復為讀空閑狀態。本文引用地址：http://cqxgywz.com/article/191746.htm
3 FPGA仿真實現
在Modelsim開發平臺下，實現了PCI9052讀寫雙口RAM的仿真過程，該仿真波形如圖4所示。從仿真波形可以看出該代碼可以實現將PCI90-52的讀寫控制信號轉換成雙口RAM的讀寫控制信號，完成時序的匹配。
4 結語
本設計采用了可編程邏輯芯片來實現PCI訪問雙口RAM的接口電路，該接口電路具有可改性與適用性。隨著微電子技術的發展，可編程器件的容量已經達到千萬門級，越來越多過去必須由專用芯片或器件才能完成的工作現在都可以通過設計軟件由FPGA來實現了。硬件的軟件化已經成為電子行業中不可阻擋的趨勢。
評論