基于CPCI總線的通用FPGA信號處理板的設計
加入技術交流群
輸入時寬帶寬積為1 028的線性調頻信號，系統實測脈壓實部虛部以及模值，如圖9所示。本文引用地址：http://cqxgywz.com/article/191878.htm
把實測數據導人Matlab進行分析，得到主副比為-42．38 dB，滿足了系統的要求，如圖10所示。
通用信號處理板實物圖，如圖11所示。
3 結束語
文中設計的基于CPCI總線的通用FPGA信號處理板，具有龐大的數據處理能力和高實時性，在實際應用中實現了數字下變頻，大時寬帶寬積數字脈沖壓縮等功能。不用過多考慮硬件設計問題，只要根據通用信號處理板上的資源情況，將設計任務合理地配置到板上各處理單元中，就可提高系統的可靠性，縮短設計周期。這對于數據處理要求高、實時性強、數據量大、處理算法復雜多變的雷達信號處理系統，有著重要的實際意義。
評論