久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的多功能信號源生成系統設計與實現

基于FPGA的多功能信號源生成系統設計與實現

作者: 時間:2009-05-19 來源:網絡 收藏

信號采樣數據生成模塊可將生成在這種模式下的一個或多個信號組合,而且可以根據需要.通過輸入控制參數,實時改變組合的模式。圖3中只表示了一種模塊的組合關系,如果在這種組合下還不能滿足實驗和科研需要,系統可以通過重新進行軟件編程,下載到中,從而得到所需信號采樣。


4 AD9736簡介
AD9736是由AD公司.生產的一種14 b高速DAC,其采樣時鐘速率突破了1 GSPS,達到1.2 GSPS,且功耗極低。AD9736的輸出電流在10~30 mA范圍內可編程,并且很容易配置單端或差分輸出電路結構。AD9736采用LVDS數據接口,可以有效保證高速數據的傳輸。AD9736內部支持兩倍插值,且內嵌了一個55階的對稱FIR插值濾波器,該濾波器通帶內平整度為O.001 dB,阻帶衰減達到90 dB,過渡帶為20%~30%,從而大大降低采樣數據速度。文獻[2]列出了AD9736在800 MSPS,1 GSPS和1.2 GSPS采樣率下無雜散動態范圍(SFDR)和互調失真(IMD)情況,如圖5,圖6所示。該器件在1.2 GSPS采樣速率下,255 MHz輸出頻率時互調失真(IMD)為74 dBc,并且在600 MHz輸出頻率時IMD優于60 dBc,sFDR在300 MHz輸出頻率時為62 dBc。

5 系統性能
該信號生成系統能夠實時產生單個或多個中心頻率在30~130 MHz的各種信號,如單音、調幅、調相、調頻、ASK、FSK、BPSK、QPSK、跳頻、直擴、白噪聲等,還可以模擬各種雷達發射脈沖和回波信號。另外,還可以通過ISE編程和重新下載程序到中實現更復雜的信號。
該系統產生的信號在頻率、幅度和其他各種參數均實現可調,頻率分辨率達到0.35 Hz,輸出電平為-60~O dBm,步進值為0.06 dB時,SFDR優于60 dB。由于該系統能同時發射多路信號,并且有多個天線,因而可用于模擬從不同方向上發射多路信號復雜的模擬電磁環境。同樣,該系統還可以作為干擾源和用于各種干擾與抗干擾的試驗研究。圖7和圖8分別為系統產生的FSK信號波形和頻譜圖;圖9和圖10分別為系統模擬FSK信號經過多路徑傳輸的波形和頻譜圖。

6 結 語
利用和高速D/A相結合實現的,結構簡單,控制靈活,性能優越,還可以根據需要在這個平臺上,重新下載程序到FPGA中,更改其內部電路,而不用另外制板,這樣既節省時間,也減少開銷,還有利于的改進。另外,系統還可以作為基帶信號單元,結合混頻電路在任意要求的頻段上實現多種樣式的信號。


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區

關閉