隨著FPGA規模的不斷增大，其封裝形式大多向球形方式轉移，這樣使得傳統的探針方式監測信號變得越來越困難。Chipscopepro是一種片內邏輯分析工具，它能通過JTAG口，將FPGA內部信號實時讀出，傳入計算機進行分析。它的基本實現方法是通過利用FPGA中未使用的BLOCKRAM，利用設置的觸發條件將相應信號實時的存儲其中，然后利用JTAG口將數據傳入計算機，最后在計算機中顯示其波形。

　　在XILINXEDK中提供的了5個Chipscopepro核,

1.chipscope_icon―集成控制核，與其它的ChipScopecores進行通訊，最后將數據通過JTAG口送出。
2.chipscope_opb_iba―監測OPB總線動作
3.chipscope_plb_iba―監測PLB總線動作
4.chipscope_vio―創建虛擬IO（VirtualIO），通過JTAG實現監測和驅動FPGA內部信號。
5.chipscope_ila―監測單獨的非總線信號，現行版本只支持MHS級信號的探測。

　　下面簡要介紹其在EDK中實現過程：

　　在MHS中加入相應的IPcores,圖中加入了chipscope_icon，chipscope_opb_iba和chipscope_ila。

　　建立模塊信號的連接關系，并對其相應參數做設置，

　　相應的MHS文件為，
BEGINchipscope_icon
PARAMETERINSTANCE=chipscope_icon_0
PARAMETERHW_VER=1.00.a
PARAMETERC_NUM_CONTROL_PORTS=2
PARAMETERC_SYSTEM_CONTAINS_MDM=1
PORTcontrol0=chipscope_icon_0_control0
PORTcontrol1=chipscope_icon_0_control1
END
BEGINchipscope_opb_iba
PARAMETERINSTANCE=chipscope_opb_iba_0
PARAMETERHW_VER=1.00.a
PARAMETERC_NUM_DATA_SAMPLES=512
PARAMETERC_CONTROL_UNITS=1
PARAMETERC_ADDR_UNITS=1
PARAMETERC_DATA_UNITS=1
BUS_INTERFACEMON_OPB=mb_opb
PORTOPB_Clk=sys_clk_s
PORTSYS_Rst=sys_rst_s
PORTchipscope_icon_control=chipscope_icon_0_control0
END
BEGINchipscope_ila
PARAMETERINSTANCE=chipscope_ila_0
PARAMETERHW_VER=1.00.a
PARAMETERC_ENABLE_TRIGGER_OUT=1
PARAMETERC_DATA_SAME_AS_TRIGGER=1
PARAMETERC_TRIG0_TRIGGER_IN_WIDTH=8
PORTCHIPSCOPE_ILA_CONTROL=chipscope_icon_0_control1
PORTCLK=sys_clk_s
PORTTRIG0=fpga_0_LEDs_8Bit_GPIO_d_out
END