基于DM642的實時多協議轉換器設計
加入技術交流群
2 硬件設計
本系統采用如圖3所示的DM642+FPGA的設計方式，實現了雙通道RS 232總線、雙通道ARINC429，單通道雙冗余1553B總線以及LAN總線的通信。DM642為TI公司的C6000系列高速DSP，其主頻最高可達720 MHz，數據處理能力達4 800 MIPS，其收發通道獨立的EMAC和MDIO可以很好的支持10 Mb／s和100 Mb／s以太網。DM642還擴展32 MB SDRAM和8 MB FLASH，用于緩存數據和存儲協議。FPGA選擇Altera公司的EP3C55F4 84，其LE單元、儲存單元、可用I／O均比較豐富。DM642實現以太網接口，控制系統并完成協議的編解碼。FPGA中的總線單元實現RS 232等總線的物理層收發，總線管理單元協調DM642與各總線單元間的通信。采用專業芯片實現各總線的電氣轉換。本文引用地址：http://cqxgywz.com/article/194140.htm
總線管理單元管理各總線，并協調各總線與DM642的通信。為防止總線沖突，總線管理單元中記錄DM642及RS 232等總線單元的工作狀態。1553B總線與RS 232總線和ARINC429總線不同，其收發是相關的，無論其收發數據時，總線管理單元都視其被占用。當DM642處理高優先級協議時，總線管理單元將對DM642屏蔽低優先級協議產生的中斷，直至DM642完成相應數據處理。對為了防止總線被“鎖死”，總線管理單元對超過一定時長處于忙狀態而未被使用的總線復位，并對DM642產生總線異常中斷。
每個總線單元都采用如圖4所示的結構，“總線收發”實現相應總線物理層收發。在總線單元中實現8個幀頭識別單元和一個幀尾識別單元，實時匹配和提取協議。幀頭識別單元記錄有高優先級協議的幀頭、幀尾、幀長等信息，DM642在識別出低優先級協議后，將該協議的幀尾、幀長等信息寫入幀尾識別單元。無論是DM642還是任一幀頭幀尾識別單元協議匹配成功后，幀頭幀尾識別管理單元都將使其它幀頭幀尾識別單元處于非工作狀態，在該幀頭幀尾識別單元根據幀尾或幀長提取完協議后，其它幀頭幀尾識別單元將再次使能。幀頭幀尾識別管理單元在識別出協議和完成協議提取時，將向總線管理單元產生不同中斷?？偩€發送FIFO由非空變為空，也產生發送完成中斷。
評論