針對FPGA IP核在可進化可編程系統芯片(SoPC)中嵌入時存在FPGA IP核端口時序控制和位流下載的問題，實現一種適用于可進化SoPC芯片的FPGA接口。該FPGA接口使用異步FIFO、雙口RAM的結構和可擴展的讀/寫命令傳輸方式來實現FPGA IP核與系統的異步通信。嵌入式CPU可以通過FPGA接口實現FPGA IP核的片內位流配置。FPGA接口中的硬件隨機數發生器實現進化算法的硬件加速。使用自動驗證平臺與FPGA原型驗證平臺對FPGA接口進行驗證來實現驗證的收斂。測試結果表明，FPGA接口成功實現了嵌入式CPU與FPGA IP核的通信，完成芯片內的進化。

可進化芯片的FPGA接口設計與實現.pdf