久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > EDA/PCB > 業界動態 > 助力RISC-V處理器用于邊緣AI,Codasip提供EDA工具集和IP

助力RISC-V處理器用于邊緣AI,Codasip提供EDA工具集和IP

作者:胡征宇(Codasip大中華區總經理) 時間:2023-11-20 來源:電子產品世界 收藏


本文引用地址:http://cqxgywz.com/article/202311/453091.htm

1 關注的嵌入式AI市場

機器學習算法給我們的生活帶來的益處是前所未有的。我們看到越來越多的智能應用正在靠近邊緣,并集成到各種類型的產品中。

1700449858591340.png

胡征宇(大中華區總經理)

隨著對高性能處理器的需求不斷增長,摩爾定律等半導體縮放定律繼續顯示出其局限性,對處理器優化的需求不可避免; 的設計就是為了實現這一種優化的演進模式。然而,沒有放之四海而皆準的處理器優化方法:由于每個工作負載和應用都有自己的需求,實際上存在不同的優化方法。您可以在不同層面修改處理器IP,而每個層面都有自己特有的價值和優點。通過為 處理器提供定制功能,更大范圍的算法可以在邊緣得到實現。

是一家專門幫助開發人員使其產品實現差異化的處理器解決方案公司。我們通過結合開放的 ISA、 Studio 處理器設計自動化工具集和高質量的處理器IP 來提供定制計算。

image.png

2 工程師遇到的開發挑戰

開發人員主要面臨與機器學習算法所需計算要求相關的挑戰。這些要求可能總體量很大,并且在小型邊緣計算上實現此類算法的實際情況中,它們可能因受到限制而成為更小、更簡單的模型。但是,可以通過將定制化引入到給定模型中,來解決小型處理器可能必須要去處理的問題。這種定制化功能可以實現更快的模型推理、更低的功耗和更高的應用性能。

在Codasip,我們不認為存在一種固定和絕對的性能、功耗和芯片面積(PPA)指標衡量標準。重要的是我們的客戶在其最終芯片中獲得的最終PPA 指標,因此使用相同IP 的不同客戶得到的PPA 則很可能大不相同。無需花費大量時間手動調整IP,您可以使用我們的工具來定制IP,以獲得比市場上任何產品都更好的PPA。而且,當您在同一個SoC 中使用多個處理器時,您可以決定對每個處理器進行不同的優化,以確保獲得最大效率。

3 Codasip的解決方案

借助我們的工具鏈Codasip Studio,我們可提供處理器設計自動化工具??蛻艨梢詮奈覀兊娜魏我粋€基準性IP 內核開始,然后做出最佳的軟件和硬件權衡,并實現最優功能和PPA。

我們的L31 內核是一款低功耗、通用型的嵌入式RISC-V CPU,在人工智能邊緣設備中很受歡迎。我們最近還推出了A730 內核,這是一款多功能的中端64 位應用內核,能夠運行Linux 和RTOS,非常適合在功率受限的設備上執行復雜的計算任務。A730 內核經過高度優化,具有更大的靈活性。它可以通過控制以下幾個選項來適應特定的用例,包括:

●   內核數量:1~4 個

●   具有可定制內存映射的內存保護

●   分支預測

●   指令和數據緩存大小

●   共享L2 緩存大小和結合性

●   轉譯后備緩沖器(TLB)

(本文來源于《EEPW》2023年11月期)



評論


相關推薦

技術專區

關閉