英特爾的技術稱為“軟件定義超級內核”，結合了幾個更緊湊的 CPU 內核，以獲得更高的計算能力——原則上這是一個熟悉的想法。

英特爾已在多個國家申請了“軟件定義超級核”（SDC）的專利。這涉及多個纖薄的 CPU 內核在需要時協同工作以獲得更高的單線程性能。這顯然是為了解決 CPU 開發人員的一個眾所周知的困境：為了獲得最大的單線程性能，CPU 內核需要盡可能多的可以并行使用的計算單元。然而，如此“寬”的內核會占用大量的硅空間，并且在高時鐘頻率下會消耗大量功率。另一方面，對于高多線程計算性能，許多緊湊型內核可能更有利。

熟悉的想法，新實施

如果需要，并行使用多個緊湊型計算單元的想法已經實現。在 Zen 4 代之前的 Zen 內核中，AMD 連接了兩個 AVX2 計算單元，每個單元寬 256 位，以處理 AVX 512 指令。

一個更通用的概念是粗粒度可重構陣列 （CGRA），它根據計算任務互連一定數量的小型執行單元。

相反，也有兩個內核共享某些計算單元的處理器，例如具有“共享 FPU”的 AMD Bulldozer 架構。

SDC 詳細信息

（圖片來源：英特爾、美國專利局US20250217157A1、谷歌）

在專利申請US20250217157A1中，英特爾更詳細地解釋了軟件定義超級內核的功能。例如，兩個內核可以作為 SDC 協同工作，以更快地處理單個線程。代碼中的流控制指令提供有關應并行處理哪些代碼部分的信息（如果可能）。

根據專利申請，每個內核需要的額外硬件相對較少，才能高效工作。

P 核問題的解決方案？

如果您比較 AMD 和 Intel 當前的 x86 處理器，您會注意到 Intel 的性能 （P） 核心占用了相對較大的空間。英特爾的效率核心（E-cores）要緊湊得多，面積比幾乎是四比一。然而，對于單線程，E 核明顯弱于 P 核。動態組合、更纖薄的核心可以提供補救措施。

AMD 到目前為止還沒有使用這個意義上的 E 核，而是使用具有相同功能范圍的更緊湊、更高效的 Zen 核心 （Zen 5/5c）。

AMD 和英特爾正在計劃對 x86 架構進行多項創新。他們于 2024 年秋季聯手成立了 x86 生態系統咨詢小組 （EAG）。根據 AMD 副總裁羅伯特·霍穆斯 （Robert Hormuth） 在 LinkedIn 上的帖子，x86 合作伙伴已就 FRED、AVX10 和 APX 等達成一致。

靈活返回和事件傳遞 （FRED） 是處理中斷的更新概念。AVX10 和高級性能擴展 （APX） 重新組織了 AVX 版本，并帶來了兩倍的寄存器。英特爾的 Nova Lake 預計將于 2026 年底作為用于 LGA1954 板的 Core Ultra 400 上市，可能是首款配備 APX 和 AVX10.2 的英特爾 CPU。