隨著高速電子電路速率不斷提升，工程師必須在設(shè)計(jì)中同步分析信號(hào)完整性（SI）、電源完整性（PI）與電磁兼容性（EMC）。在此之前，不同團(tuán)隊(duì)的專職專家僅專注于自身領(lǐng)域，導(dǎo)致后序團(tuán)隊(duì)提出的優(yōu)化方案往往對(duì)其他領(lǐng)域產(chǎn)生負(fù)面影響，產(chǎn)品評(píng)審周期大幅拉長。當(dāng)這些團(tuán)隊(duì)開始緊密協(xié)作、協(xié)同評(píng)審并尋找通用解決方案時(shí)，三者的共性與差異逐漸顯現(xiàn)，而這一切均根植于相同的基礎(chǔ)物理定律。

乍看之下，你可能無法發(fā)現(xiàn)圖 1 中三個(gè)示意圖的內(nèi)在關(guān)聯(lián)。左側(cè)（a）為傳輸線符號(hào)，中間（b）是部分電路原理圖，可表示配電網(wǎng)絡(luò)（PDN）上的兩個(gè)組件，右側(cè)（c）為衛(wèi)星通信示例。基礎(chǔ)物理告訴我們，三者均可從特性阻抗與傳輸延遲的角度進(jìn)行分析。

圖 1 信號(hào)完整性、電源完整性與電磁兼容性通過特性阻抗和傳輸延遲相互關(guān)聯(lián)

信號(hào)完整性視角

信號(hào)完整性工程師熟知描述均勻互連結(jié)構(gòu)特性阻抗 Z0 與傳輸延遲 tpd 的基本公式。忽略損耗時(shí)，公式僅與傳輸線單位長度電感（L）和單位長度電容（C）相關(guān)。

中間的電路片段可表示直流電源（R1、L）與大容量電容（C、R2）在特定頻段的簡化阻抗：此時(shí)直流電源呈感性，大容量電容的阻抗趨于平坦。電源完整性工程師都知道，若要實(shí)現(xiàn)兩段阻抗的平滑過渡，需滿足以下條件：

同時(shí)，電容與電感之間的諧振頻率 fc 為：

盡管這只是一個(gè)單端口集總電路，但可以發(fā)現(xiàn)公式（3）、（4）與（1）、（2）的表達(dá)式形式基本一致。

我們不禁會(huì)問：圖 1b 中的 R1、R2 對(duì)應(yīng)圖 1a 中的什么參數(shù)？圖 2 與圖 3 解釋了這一關(guān)聯(lián)。簡言之，當(dāng)公式（3）中 R1=R2 時(shí)，二者共同構(gòu)成該電路的集總特性阻抗，使電路阻抗與頻率無關(guān)，如同用特性阻抗端接無耗傳輸線可使其輸入阻抗不隨頻率變化。

圖 2 展示了傳輸延遲 2.5ns 的 50Ω 無耗傳輸線在不同負(fù)載電阻（Rload）下的輸入阻抗幅值。低頻時(shí)傳輸線電長度極短，輸入阻抗幅值等于負(fù)載電阻；高頻時(shí)則出現(xiàn)典型的周期性波動(dòng)。注意對(duì)數(shù)頻率坐標(biāo)會(huì)壓縮隨頻率變化的正弦波動(dòng)。當(dāng)負(fù)載電阻接近特性阻抗時(shí)，阻抗峰谷逐漸收斂；最終在負(fù)載電阻等于特性阻抗時(shí)，曲線變?yōu)橐粭l直線。這正是信號(hào)完整性工程師熟知的結(jié)論：用特性阻抗端接傳輸線，可在寬頻范圍內(nèi)消除反射。

圖 2 無耗傳輸線輸入阻抗與負(fù)載電阻、頻率的關(guān)系

參數(shù)：L=125nH，C=50pF，Z0=50Ω，tpd=2.5ns

電源完整性視角

圖 3 展示了該原理與電源完整性的關(guān)聯(lián)。基于圖 1 的電路，分析 R1–L 支路與 C–R2 支路并聯(lián)后的總阻抗。左側(cè)參數(shù)對(duì)應(yīng)中等功率直流電源（R1–L）與大容量電容（C–R2）的交互，僅改變代表電容等效串聯(lián)電阻（ESR）的 R2。

圖 3 集總特性阻抗的電源完整性示例：左側(cè)為電路參數(shù)，右側(cè)為阻抗幅值曲線

參數(shù)：L=10nH，C=100μF，Z0=10mΩ，tpd=1μs

圖 3 阻抗曲線中，黑線為 R1–L 支路阻抗，紅線為三種 R2 取值下 C–R2 支路的阻抗（短虛線：R2max；實(shí)線：R2nom；長虛線：R2min），藍(lán)線為對(duì)應(yīng)總阻抗。可見當(dāng) R1=R2=L/C=10mΩ 時(shí)，阻抗幅值與頻率無關(guān)，與匹配端接的無耗傳輸線輸入阻抗特性一致。另一相似點(diǎn)是：若 R2 低于平坦化所需最優(yōu)值，會(huì)在 LC 諧振頻率處產(chǎn)生明顯阻抗峰。

為從截止頻率與傳輸延遲角度建立 SI 與 PI 的關(guān)聯(lián)，圖 4、圖 5 對(duì)比了兩條電路的頻域與時(shí)域特性：一條特性阻抗 10mΩ、傳輸延遲 1μs 的傳輸線。該仿真沿用圖 2 的信號(hào)完整性電路，僅將特性阻抗、LC 參數(shù)與負(fù)載阻抗步長調(diào)整至 10mΩ 標(biāo)稱值附近。盡管 10mΩ 特性阻抗的傳輸線在常規(guī)信號(hào)傳輸中并不實(shí)用，卻與圖 3 電源完整性示例的參數(shù)完全匹配。

圖 4 無耗傳輸線輸入阻抗與負(fù)載電阻的關(guān)系；在 0.01Ω 時(shí)阻抗與頻率無關(guān)

參數(shù)：L=10nH，C=100μF，Z0=0.01Ω，tpd=1μs

圖 5 展示了采用極端端接、施加快速階躍激勵(lì)時(shí)的響應(yīng)。分別對(duì)圖 2 的傳輸線與圖 4 的等效傳輸線施加 0V 至 1V 的快速電壓源。

圖 5 圖 2 與圖 4 電路在極端端接下的瞬態(tài)階躍響應(yīng)

左：5Ω 源端、500Ω 負(fù)載的 50Ω 傳輸線

右：1mΩ 源端、100mΩ 負(fù)載的 10mΩ 等效傳輸線

兩條波形均呈現(xiàn)阻尼周期性方波振鈴，振鈴周期為傳輸延遲的四倍：50Ω 傳輸線為 10ns，模擬電源電路的傳輸線為 4μs。該 4 倍關(guān)系源自經(jīng)典的 1/4 波長諧振結(jié)構(gòu)，即一端低阻抗、另一端高阻抗端接。

另一種分析方式是保留電源電路的集總等效模型。10nH 電感與 100μF 電容可視為傳輸線單段 LC 近似模型，對(duì)應(yīng)圖 6 左側(cè)電路。激勵(lì)與負(fù)載條件與圖 5 一致：1mΩ 源電阻、100mΩ 負(fù)載電阻。

圖 6 電源電路的 LC 諧振頻率呈現(xiàn)先升后降的峰值

綜上，分布式傳輸線的最低諧振頻率為 1/4 波長諧振：

而圖 6 集總 LC 電路的諧振頻率由公式（4）給出。盡管公式系數(shù)略有差異，兩者均依賴 LC 乘積的平方根。

電磁兼容性視角

回顧圖 1 中的 EMC 場景：電磁波在介質(zhì)（通常為自由空間）中傳播。自由空間無法直接定義電容與電感，但可采用介電常數(shù)與磁導(dǎo)率表征，這兩個(gè)參數(shù)與形成端子的導(dǎo)體所對(duì)應(yīng)的電容、電感成正比。真空介電常數(shù) ε0=8.85pF/m，真空磁導(dǎo)率 μ0=4π×10?7H/m。將 L、C 替換為這些材料常數(shù)與單位后，可得到熟知的結(jié)果：自由空間遠(yuǎn)場阻抗 120π≈377Ω，以及光速倒數(shù) c=3×108m/s。

總結(jié)

以上示例揭示了信號(hào)完整性、電源完整性、電磁兼容性三大領(lǐng)域的內(nèi)在聯(lián)系。盡管三者出現(xiàn)于不同階段、源于看似不同的實(shí)際需求，卻擁有共同的物理根基。電源完整性工程師在設(shè)計(jì)集總配電電路時(shí)通常不會(huì)考慮反射；信號(hào)完整性工程師習(xí)慣將互連視為導(dǎo)體約束的分布式傳輸線，即便其行為也可用集總模型描述；電磁兼容性工程師則關(guān)注電磁波在空間中的傳播與反射。可以看到，傳播波通過基礎(chǔ)公式將傳輸線與集總電路聯(lián)系在一起。

理解這一共性根基后便會(huì)明白：無論從哪個(gè)領(lǐng)域分析，信號(hào)傳播距離都對(duì)應(yīng)有限延遲，并與電感相關(guān)；配電網(wǎng)絡(luò)的集總等效電路同樣可關(guān)聯(lián)傳輸線領(lǐng)域常用的反射效應(yīng)。掌握這些底層共性，有助于設(shè)計(jì)出更高效、更優(yōu)質(zhì)的電路系統(tǒng)。