FPGA設計開發軟件ISE使用技巧之：典型實例-ChipScope功能演示
加入技術交流群
信號連接主要完成時鐘信號的連接和觸發信號的映射。將clk_BUFGP與Clock Signals中的CH0連接，將count<0>～count<7>的內部信號與Trigger Data Signals的CH0～CH7相連。連接方法很簡單，選中要連接的信號，單擊“Make Connections”按鈕即可。
本文引用地址：http://cqxgywz.com/article/269339.htm當所有信號都連接完畢，“Net Connection”選項卡下顯示的網路線會由紅色變為黑色。如果仍有信號未連接，則仍為紅色，直到所有信號連接完畢。
設置完畢后，單擊“Return To Project”。此時邏輯分析儀已經插入到了工程網表文件當中了，不需要用戶再對源代碼進行修改。
(5)布局布線，生成配置文件并下載。
對工程進行綜合、布線布局，之后生成配置文件并下載。
(6)啟動ChipScope Pro Analyzer進行觀察。
啟動ChipScope Pro Analyzer后，剩下的步驟與前一種方法完全一致，這里就不再重復說明。
6.8.4 小結
本節通過一個具體的實例，詳細演示了ChipScope Pro的兩種使用方法。希望讀者能夠按照這兩種流程動手練習一下，熟練掌握這一工具的使用。
在具體應用當中，第二種方法應用得比較廣泛，因為無需修改源代碼，而且修改邏輯分析儀的各項參數也很方便，因此推薦讀者使用第二種方法。ChipScope Pro是個功能很強大的在線邏輯分析工具，熟練地掌握它的用法并應用于自己的設計當中，將會給調試過程帶來極大的方便。
fpga相關文章:fpga是什么
塵埃粒子計數器相關文章:塵埃粒子計數器原理
評論