久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 利用頻域時鐘抖動分析加快設計驗證過程(07-100)

利用頻域時鐘抖動分析加快設計驗證過程(07-100)

——
作者:安捷倫科技 Akihiko Oginuma 時間:2009-03-04 來源:電子產品世界 收藏

 

本文引用地址:http://cqxgywz.com/article/92051.htm

  圖8 利用交叉關聯技術獲得的出色本底噪聲

  實時仿真

  圖9表示直接應用于相位噪聲信號的功能的結果。您可以看到如何消除頻譜的不同部分,使您可以分析與應用相關的。E5052B對相位噪聲測量的實時分析功能可加快您的設計進程。E5052B SSA可以導入任何函數,使您可以輕松快速地仿真設備到設備的PLL響應。

 

  圖9 仿真PLL響應

  結語

  對于高速串行數據應用,抖動分析的主要目的是確定參考的抖動對系統比特誤碼率的影響。最精確的方法是對時鐘應用發射機(和接收機)在最壞情況下的傳遞函數,并測量獲得的時鐘RJ和PJ。在E5052B上運行的E5001A精確時鐘抖動分析軟件改變了傳統的抖動測量方式,它不僅能以飛秒級分辨率對時鐘抖動進行全面分析,而且具有出色的易用性和實時抖動分析功能,可以幫助您加快設計驗證過程。


上一頁 1 2 3 4 5 6 下一頁

關鍵詞: 時鐘 抖動 PLL響應

評論


相關推薦

技術專區

關閉