仿真文章最新資訊

如何將第三方模型導(dǎo)入LTspice

LTspice 能讓工程師快速繪制并仿真電路原理圖。在設(shè)計(jì)初期，使用理想電路元件往往是梳理設(shè)計(jì)思路的最佳起點(diǎn)，但電路設(shè)計(jì)人員后續(xù)需要為基礎(chǔ)的簡(jiǎn)易原理圖添加更貼合實(shí)際的元件模型，以完善設(shè)計(jì)。LTspice 內(nèi)置了豐富的第三方廠(chǎng)商器件模型，要使用這類(lèi)模型，只需右鍵點(diǎn)擊對(duì)應(yīng)元件，在屬性窗口中點(diǎn)擊 “選取” 或 “選擇” 按鈕，從列出的模型中選中即可（見(jiàn)圖 1）。圖1. 使用 LTspice 組件庫(kù)中的 NMOS 模型。對(duì)于 LTspice 元件庫(kù)中未收錄的器件，可將外部來(lái)源的模型導(dǎo)入軟件中使用，具體操作步驟會(huì)根
關(guān)鍵字： LTspice 仿真電路原理圖模型導(dǎo)入

面向科學(xué)仿真的開(kāi)放模型系列NVIDIA Apollo正式發(fā)布

用于加速工業(yè)和計(jì)算工程的開(kāi)放模型系列 NVIDIA Apollo 于近日舉行的 SC25 大會(huì)上正式發(fā)布。這些由 NVIDIA AI 基礎(chǔ)設(shè)施加速過(guò)的全新 AI 物理模型，可以讓開(kāi)發(fā)者將實(shí)時(shí)功能集成到各類(lèi)行業(yè)的仿真軟件中。NVIDIA Apollo 系列將包括多個(gè)物理優(yōu)化過(guò)的模型，每種模型均為提高可擴(kuò)展性、性能和精度而開(kāi)發(fā)，適用于以下領(lǐng)域：電子設(shè)備自動(dòng)化和半導(dǎo)體：缺陷檢測(cè)、計(jì)算光刻、電熱和機(jī)械設(shè)計(jì)。結(jié)構(gòu)力學(xué)：汽車(chē)、消費(fèi)電子和航空航天領(lǐng)域的結(jié)構(gòu)分析。天氣和氣候：全球和區(qū)域預(yù)報(bào)、降尺度、數(shù)據(jù)同化和天氣模擬。計(jì)
關(guān)鍵字： NVIDIA 仿真

與 Qorvo 技術(shù)對(duì)話(huà)：推動(dòng)射頻電路仿真

人工智能機(jī)器繼續(xù)轟鳴。僅在本月，我們就目睹了大規(guī)模裁員以支持自動(dòng)化，OpenAI與亞馬遜達(dá)成了一項(xiàng)豐厚的新協(xié)議，以及美國(guó)首個(gè)規(guī)范AI聊天機(jī)器人使用的法案。鑒于所有跡象表明這列車(chē)沒(méi)有剎車(chē)，或許是時(shí)候開(kāi)始思考如何更好地定位自己以應(yīng)對(duì)不斷變化的工作環(huán)境需求了。考慮到這一點(diǎn)，我們整理了一份最佳免費(fèi)AI培訓(xùn)課程清單，供你今天報(bào)名，以磨練你的AI技能。你會(huì)發(fā)現(xiàn)平臺(tái)和不同長(zhǎng)度的課程，可以讓你以適合自己的深度和節(jié)奏開(kāi)始學(xué)習(xí)。谷歌技能谷歌最近在Google?Skills的框架下推出了一套包含3000多門(mén)免費(fèi)AI課
關(guān)鍵字： Qorvo 射頻電路仿真

芯片封裝需要進(jìn)行哪些仿真？

全球的封裝設(shè)計(jì)普及率和產(chǎn)能正在不斷擴(kuò)大。封裝產(chǎn)能是一個(gè)方面，另一方面是在原型基板和封裝上投入資源之前，進(jìn)行測(cè)試和評(píng)估的需求。這意味著設(shè)計(jì)人員需要利用仿真工具來(lái)全面評(píng)估封裝基板和互連。異構(gòu)集成器件的封裝是非常先進(jìn)的設(shè)計(jì)，當(dāng)然也需要電氣仿真。但是這些熱機(jī)電系統(tǒng)是否還需要其他仿真呢？您也許已經(jīng)猜到了，確保高可靠性封裝涉及到一系列測(cè)試，而多用途仿真工具可以提供高準(zhǔn)確度的結(jié)果。先進(jìn)封裝的三個(gè)仿真領(lǐng)域從大方面來(lái)說(shuō)，需要從三個(gè)不同領(lǐng)域開(kāi)展仿真和實(shí)驗(yàn)來(lái)確保可靠性。首先要先進(jìn)行仿真，這為設(shè)計(jì)團(tuán)隊(duì)提供了在測(cè)試之前修改封裝的機(jī)
關(guān)鍵字：芯片封裝仿真

是德科技推出System Designer和Chiplet PHY Designer，優(yōu)化基于數(shù)字標(biāo)準(zhǔn)的仿真工作流程

●? ?借助由仿真驅(qū)動(dòng)的虛擬合規(guī)性測(cè)試解決方案，采用更智能、更精簡(jiǎn)的工作流程，提高?PCIe?設(shè)計(jì)的工作效率●? ?具有設(shè)計(jì)探索和報(bào)告生成能力，可加快小芯片的信號(hào)完整性分析以及?UCIe?合規(guī)性驗(yàn)證，從而幫助設(shè)計(jì)師提高工作效率，縮短新產(chǎn)品上市時(shí)間System Designer for PCIe?是一種智能的設(shè)計(jì)環(huán)境，用于對(duì)最新PCIe Gen5?和?Gen6?系統(tǒng)進(jìn)行建模和仿真是德科技（
關(guān)鍵字：是德科技 System Designer Chiplet PHY Designer 仿真

COMSOL 如何通過(guò)仿真設(shè)計(jì)出更安全的電池

設(shè)想一個(gè)場(chǎng)景：一個(gè)電池組連接到充電器上正在充電。第 1 分鐘，一切正常，電能正常流入電池組。突然，一個(gè)電池單元發(fā)生短路并迅速升溫，進(jìn)而引發(fā)連鎖反應(yīng)，電池組中的其他電池紛紛效仿。20 分鐘后，整個(gè)電池組已經(jīng)完全損壞。為了研究這種存在安全隱患的情況，我們模擬了一個(gè)經(jīng)歷這種快速變化過(guò)程的電池組。電池出問(wèn)題的風(fēng)險(xiǎn)當(dāng)電池超出其正常工作范圍、受損或發(fā)生短路時(shí)，就會(huì)像上述極端一樣經(jīng)歷熱失控。在這個(gè)過(guò)程中，一個(gè)電池單元會(huì)不受控制地升溫，并引發(fā)鄰近電池效仿。當(dāng)過(guò)多的熱量產(chǎn)生卻沒(méi)有足夠的散熱來(lái)抵消時(shí)，整塊電池就會(huì)出現(xiàn)熱失控。
關(guān)鍵字： COMSOL 仿真電池

CMOS逆變器短路功耗的仿真

在邏輯電平轉(zhuǎn)換期間，電流短暫地流過(guò)兩個(gè)晶體管。本文探討了由此產(chǎn)生的功耗，并為測(cè)量電流和功率提供了一些有用的LTspice技巧。在本系列的第一篇文章中，我們研究了CMOS反相器的動(dòng)態(tài)和靜態(tài)功耗。在隨后的文章中，我們使用LTspice模擬來(lái)進(jìn)一步了解電容充電和放電引起的功耗。作為討論的一部分，我們創(chuàng)建了如圖1所示的LTspice反相器電路。增加了負(fù)載電阻和電容的CMOS反相器的LTspice示意圖。圖1。具有負(fù)載電阻和電容的CMOS反相器的LTspice示意圖。我們將在本文中繼續(xù)使用上述原理圖，研
關(guān)鍵字： CMOS逆變器，短路功耗，仿真，LTspice

PCB設(shè)計(jì)不好造成的信號(hào)完整性問(wèn)題

信號(hào)完整性的定義定義：信號(hào)完整性（Signal Integrity,簡(jiǎn)稱(chēng)SI）是指在信號(hào)線(xiàn)上的信號(hào)質(zhì)量。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。當(dāng)電路中信號(hào)能以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收端時(shí)，該電路就有很好的信號(hào)完整性。當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。信號(hào)完整性包含：1、波形完整性（Waveform integrity）2、時(shí)序完整性（Timing integrity）3、電源完整性（Power integrity）信號(hào)完整性分析的目的就是用
關(guān)鍵字： PCB設(shè)計(jì) 信號(hào) 仿真

CMOS反相器開(kāi)關(guān)功耗的仿真

當(dāng)CMOS反相器切換邏輯狀態(tài)時(shí)，由于其充電和放電電流而消耗功率。了解如何在LTspice中模擬這些電流。本系列的第一篇文章解釋了CMOS反相器中兩大類(lèi)功耗：動(dòng)態(tài)，當(dāng)反相器從一種邏輯狀態(tài)變?yōu)榱硪环N時(shí)發(fā)生。靜態(tài)，由穩(wěn)態(tài)運(yùn)行期間流動(dòng)的泄漏電流引起。我們不再進(jìn)一步討論靜態(tài)功耗。相反，本文和下一篇文章將介紹SPICE仿真，以幫助您更徹底地了解逆變器的不同類(lèi)型的動(dòng)態(tài)功耗。本文關(guān)注的是開(kāi)關(guān)功率——當(dāng)輸出電壓變化時(shí)，由于電容充電和放電而消耗的功率。LTspice逆變器的實(shí)現(xiàn)圖1顯示了我們將要使用的基本LTspice逆變器
關(guān)鍵字： CMOS，反相器，功耗仿真，LTspice

PCB哪些因素影響損耗

我們經(jīng)常討論P(yáng)CB中損耗大小的問(wèn)題。有的工程師就會(huì)問(wèn)，哪些因?yàn)闀?huì)影響損耗的大小呢？其實(shí)，最常見(jiàn)的答案通常會(huì)說(shuō)PCB材料的損耗因子、PCB傳輸線(xiàn)的長(zhǎng)度、銅箔粗糙度，其實(shí)答案肯定遠(yuǎn)不至于此。下面我們分別就相應(yīng)參數(shù)做一些實(shí)驗(yàn)給大家介紹下PCB板中哪些因素對(duì)傳輸線(xiàn)損耗有影響。首先看看介質(zhì)損耗因子Df對(duì)損耗的影響，以Df為變量，分析Df的變化對(duì)損耗的影響，下圖是分析的原理圖：仿真對(duì)比結(jié)果如下，顯然，隨著PCB介質(zhì)損耗因子的變大，損耗越來(lái)越大：長(zhǎng)度也是損耗的主要因素之一，把傳輸線(xiàn)長(zhǎng)度設(shè)定為L(zhǎng)en變量，分析Len的變化
關(guān)鍵字： PCB 損耗仿真

DDR4的PCB設(shè)計(jì)及仿真

相對(duì)于DDR3, DDR4首先在外表上就有一些變化，比如DDR4將內(nèi)存下部設(shè)計(jì)為中間稍微突出，邊緣變矮的形狀，在中央的高點(diǎn)和兩端的低點(diǎn)以平滑曲線(xiàn)過(guò)渡，這樣的設(shè)計(jì)可以保證金手指和內(nèi)存插槽有足夠的接觸面從而確保內(nèi)存穩(wěn)定，另外，DDR4內(nèi)存的金手指設(shè)計(jì)也有明顯變化，金手指中間的防呆缺口也比DDR3更加靠近中央。當(dāng)然，DDR4最重要的使命還是提高頻率和帶寬，總體來(lái)說(shuō)，DDR4具有更高的性能，更好的穩(wěn)定性和更低的功耗，那么從SI的角度出發(fā)，主要有下面幾點(diǎn), 下面章節(jié)對(duì)主要的幾個(gè)不同點(diǎn)進(jìn)行說(shuō)明。表1 DDR3和DDR
關(guān)鍵字： DDR4 PCB設(shè)計(jì) 仿真

SiC仿真攻略手冊(cè)——詳解物理和可擴(kuò)展仿真模型功能！

過(guò)去，仿真的基礎(chǔ)是行為和具有基本結(jié)構(gòu)的模型。這些模型使用的公式我們?cè)趯W(xué)校都學(xué)過(guò)，它們主要適用于簡(jiǎn)單集成電路技術(shù)中使用的器件。但是，當(dāng)涉及到功率器件時(shí)，這些簡(jiǎn)單的模型通常無(wú)法預(yù)測(cè)與為優(yōu)化器件所做的改變相關(guān)的現(xiàn)象。當(dāng)今大多數(shù)功率器件不是橫向結(jié)構(gòu)，而是垂直結(jié)構(gòu)，它們使用多個(gè)摻雜層來(lái)處理大電場(chǎng)。柵極從平面型變?yōu)闇喜坌停肓烁鼜?fù)雜的結(jié)構(gòu)，如超級(jí)結(jié)，并極大地改變了MOSFET的行為。基本Spice模型中提供的簡(jiǎn)單器件結(jié)構(gòu)沒(méi)有考慮所有這些非線(xiàn)性因素。現(xiàn)在，通過(guò)引入物理和可擴(kuò)展建模技術(shù)，安森美(onsemi)使仿真精度
關(guān)鍵字：功率器件 Spice模型 SiC 仿真

如何使用LTspice獲得出色的EMC仿真結(jié)果

隨著物聯(lián)網(wǎng)互聯(lián)設(shè)備和5G連接等技術(shù)創(chuàng)新成為我們?nèi)粘Ｉ畹囊徊糠郑O(jiān)管這些設(shè)備的電磁輻射并量化其EMI抗擾度的需求也隨之增加。滿(mǎn)足EMC合規(guī)目標(biāo)通常是一項(xiàng)復(fù)雜的工作。本文將介紹如何通過(guò)開(kāi)源LTspice仿真電路來(lái)回答以下關(guān)鍵問(wèn)題：(a)?我的系統(tǒng)能否通過(guò)EMC測(cè)試，或者是否需要增加緩解技術(shù)？(b)?我的設(shè)計(jì)對(duì)外部環(huán)境噪聲的抗擾度如何？為何要使用LTspice進(jìn)行EMC仿真？針對(duì)EMC的設(shè)計(jì)應(yīng)該盡可能遵循產(chǎn)品發(fā)布日程表，但事實(shí)往往并非如此，因?yàn)镋MC問(wèn)題和實(shí)驗(yàn)室測(cè)試可能將產(chǎn)品發(fā)布延遲數(shù)月。
關(guān)鍵字： LTspice EMC 仿真

VIAVI率先推出RedCap設(shè)備仿真，推動(dòng)5G物聯(lián)網(wǎng)商業(yè)化

中國(guó)上海，2023 年 8 月10日 – VIAVI Solutions（納斯達(dá)克股票代碼：VIAV）近日推出業(yè)界首款用于 5G 網(wǎng)絡(luò)測(cè)試的輕量級(jí)（RedCap）設(shè)備仿真，實(shí)現(xiàn)真正意義上的RedCap性能驗(yàn)證，RedCap是基于新一類(lèi)更簡(jiǎn)單、更低成本設(shè)備（包括可穿戴設(shè)備、工業(yè)無(wú)線(xiàn)傳感器和視頻監(jiān)控）的物聯(lián)網(wǎng)（IoT）和專(zhuān)用網(wǎng)絡(luò)。該解決方案基于TM500 網(wǎng)絡(luò)測(cè)試平臺(tái)，被廣大網(wǎng)絡(luò)設(shè)備制造商用于基站性能測(cè)試。?3GPP在5G NR R17標(biāo)準(zhǔn)中引入了 RedCap 設(shè)備，也稱(chēng)為寬帶物聯(lián)網(wǎng)或 NR-Li
關(guān)鍵字： VIAVI RedCap 仿真 5G物聯(lián)網(wǎng)

屏蔽電纜單端接地與雙端接地電容效應(yīng)仿真研究

屏蔽電纜的屏蔽層主要是作為電磁輻射、電磁干擾和接地保護(hù)的作用。屏蔽層懸浮電位的接地主要有單點(diǎn)接地、多點(diǎn)接地、交叉互聯(lián)和連續(xù)交叉互聯(lián)等方式。對(duì)于接地的屏蔽電纜是由電容效應(yīng)和電感效應(yīng)組成的。本文通過(guò)仿真模擬137/220 kV屏蔽電纜單端接地與雙端接地的電容效應(yīng)，研究不同高壓輸電線(xiàn)路下屏蔽電纜的電壓電流分布特性，進(jìn)而分析220、330、500 kV屏蔽電纜屏蔽層的電壓電流特性和損耗特性。
關(guān)鍵字： 202305 屏蔽電纜屏蔽層接地仿真電容效應(yīng)

共636條 1/43 1 2 3 4 5 6 7 8 9 10 » ›|

仿真介紹

仿真英文全稱(chēng)是 :Simulation 即:使用項(xiàng)目模型將特定于某一具體層次的不確定性轉(zhuǎn)化為它們對(duì)目標(biāo)的影響，該影響是在項(xiàng)目整體的層次上表示的。項(xiàng)目仿真利用計(jì)算機(jī)模型和某一具體層次的風(fēng)險(xiǎn)估計(jì)，一般采用蒙特卡洛法進(jìn)行仿真。　　利用模型復(fù)現(xiàn)實(shí)際系統(tǒng)中發(fā)生的本質(zhì)過(guò)程，并通過(guò)對(duì)系統(tǒng)模型的實(shí)驗(yàn)來(lái)研究存在的或設(shè)計(jì)中的系統(tǒng)，又稱(chēng)模擬。這里所指的模型包括物理的和數(shù)學(xué)的，靜態(tài)的和動(dòng)態(tài)的，連續(xù)的和離散 [ 查看詳細(xì) ]