久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 萊迪思

萊迪思 文章 最新資訊

萊迪思為LatticeECP2低成本FPGA擴展市場

  • --第二代 EConomy Plus器件降低了50%的價格并達到雙倍的密度 -- 萊迪思半導體公司近日公布了其第二代EConomy Plus 現場可編程門陣列 (FPGA)器件,LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片,在大批量的情況下,此系列使得FPGA價格降到每1000查找表(LUT)低于0.50美元。與130納米 LatticeECP FPGA相比,新的系
  • 關鍵字: LatticeECP2  萊迪思  市場  

萊迪思富士通發布LatticeSC和LatticeECP2

  • -通力合作打造出難以超越的FPGA產品系列- 萊迪思半導體公司近日宣布推出其新一代的90納米FPGA,包含兩個全新的FPGA器件系列。LatticeSC™ 系統芯片FPGA的設計宗旨是提供業界最佳的整體性能,而LatticeECP2™ FPGA則將業界成本最低的FPGA結構和高端的FPGA功能集于一身。這兩個器件系列都采用了富士通公司經過優化的工藝,既滿足了高容量FPGA對成本效率的要求,又能夠提供擁有數百萬門的系統級FPGA所需的千兆赫性能。這兩個器件系列將在
  • 關鍵字: LatticeECP2  LatticeSC  富士通  萊迪思  

萊迪思推出LatticeSC系統芯片FPGA系列

  • -    LatticeSC FPGA 將高速I/O、SERDES、結構化的ASIC模塊 和高性能的FPGA結構集成在單個器件上 -     萊迪思半導體公司近日發布了其LatticeSCTM系統芯片FPGA系列。該系列在高速應用中有著無以倫比的性能和連通性。LatticeSC FPGA采用富士通的90納米CMOS工藝技術并用300毫米硅片制造,能夠加速芯片至芯片、芯片至存儲器、高速串行
  • 關鍵字: FPGA系列  LatticeSC  萊迪思  

用可編程的扭斜控制來解決時鐘網絡問題的方法

  • 時鐘網絡管理問題提高同步設計的整體性能的關鍵是提高時鐘網絡的頻率。然而,諸如時序裕量、信號完整性、相關時鐘邊沿的同步等因素極大地增加了時鐘網絡設計的復雜度。傳統上,時鐘網絡的設計采用了簡單的元件,諸如扇出緩沖器、時鐘發生器、延時線、零延時緩沖器和頻率合成器。由于PCB走線長度不等而引起的時序誤差,采用蜿蜒走線設計的走線長度匹配方法來處理。走線阻抗與輸出驅動阻抗的不匹配經常通過反復試驗選擇串聯電阻來消除。多種信號的標準使得時鐘邊沿的同步更加復雜。至今,這三種挑戰會經常遇到,并且鮮有理想的解決方案。以下描述了
  • 關鍵字: 萊迪思  

可編程邏輯器件融合CPLD+FPGA最佳特性

  • 可編程邏輯器件融合CPLD+FPGA最佳特性 Lattice(萊迪思)半導體公司近日推出了新的MachXO可編程邏輯器件系列產品,Lattice稱,這種新一代的跨越式可編程邏輯器件支持傳統上由高密度的CPLD或者低容量的FPGA所實現的應用。  據Lattice現場應用支持副總裁Jock Tomlinson介紹,MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時工作,這種特性對于許多CPLD應用來說是十分重要的。3.5ns的管腳至管腳的延時使得器件能夠滿足當代系統
  • 關鍵字: Lattice(萊迪思)半導體公司  

萊迪思推出ispCLOCKTM高性能時鐘發生器器件

  • 萊迪思半導體公司(NASDAQ:LSCC)今天宣布推出其革命性的ispCLOCKTM在系統可編程時鐘發生器器件新系列。ispClock5500系列中的第一批器件:10輸出的ispClock5510 和 20 輸出的 ispClock5520將一個高性能的時鐘發生器和一個靈活的通用扇出緩沖器合成在一起。采用了一個高性能的鎖相環以及時鐘乘除工具,該片上的時鐘發生器可以提供多達5個頻率范圍從10MHz到320MHz的時鐘。無論是單端還是差分信號模式,通用扇出緩沖器都可以驅動多達20個時鐘網絡,并且每一個輸出都是
  • 關鍵字: 萊迪思  

萊迪思推出業界第一個混合信號PLD、開拓了電源管理市場

  • 世界上最大的在系統可編程器件供應商-萊迪思半導體公司(納斯達克代號:LSCC)宣布推出其創新的PowerPAC™器件。這是業界第一片混合信號可編程邏輯器件(PLD),它內含在系統可編程的模擬和邏輯組塊,能提供經過優化的電源管理功能,這一功能對如今的多電源電子系統是至關重要的。該器件集成了可編程邏輯、電壓比較器、參考電壓及高電壓的場效應管驅動器,支持單芯片可編程供電定序與監控,為總值達到120億美元的電源半導體市場奉獻了獨特的可編程控制方案。雖然,微處理器、DSP、FPGA和專用集成電路(ASI
  • 關鍵字: 萊迪思  模擬IC  電源  

萊迪思低功耗的CPLD 器件系列將其可編程解決方案拓展至便攜式電子產品市場

  • 在系統可編程(ISP™)邏輯產品的發明者-萊迪思半導體公司(納斯達克代號:LSCC)今天正式宣布其1.8伏 ispMACH
  • 關鍵字: 萊迪思  
共248條 17/17 |‹ « 8 9 10 11 12 13 14 15 16 17

萊迪思介紹

您好,目前還沒有人創建詞條萊迪思!
歡迎您創建該詞條,闡述對萊迪思的理解,并與今后在此搜索萊迪思的朋友們分享。    創建詞條

熱門主題

萊迪思半導體    樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473