集成電路能削減50%的計(jì)算功耗

• 位于華盛頓州溫哥華的PowerLattice公司正在工程中開(kāi)發(fā)一款芯片樣品，該芯片可將計(jì)算功耗降低超過(guò)50%，客戶測(cè)試計(jì)劃于2026年上半年進(jìn)行。CEO彭鄒表示：“通過(guò)將性能直接引入處理器封裝，我們提供了人工智能所需的性能和效率，使其能夠持續(xù)超越現(xiàn)有的擴(kuò)展限制。”AI加速器和GPU的每顆芯片性能已經(jīng)突破2千瓦。傳統(tǒng)的電源傳輸迫使極高的電流沿著較長(zhǎng)的電阻路徑流動(dòng)，最終到達(dá)處理器，浪費(fèi)能量并限制性能。PowerLattice聲稱開(kāi)發(fā)了業(yè)內(nèi)首款功率傳輸芯片組，結(jié)合了微型化的片內(nèi)磁性電感、先進(jìn)的電壓控制電路創(chuàng)新、
• 關(guān)鍵字： 集成電路  計(jì)算功耗  PowerLattice公司