- 美國國家儀器有限公司(National Instruments，簡稱NI)近日發布了全新NI LabWindows/CVI 2010，該軟件可基于驗證過的ANSI C測試測量軟件平臺，提供更高的開發效率，并簡化FPGA通信的復雜度。此外，NI還發布了LaWindows/CVI 2010 Linux Run-Time模塊和LabWindows/CVI 2010實時模塊，可擴展開發環境至Linux和實時操作系統中。
- 關鍵字：
NI FPGA
- 基于DSP的滯環跟蹤型有源電力濾波器數字控制系統,摘要：介紹了一種基于新型數字信號處理器（DSP）TMS320F2407A數字控制的滯環跟蹤型并聯有源電力濾波器，以DSP為核心的數字控制電路完成諧波提取、指令電流產生、直流側電壓控制、系統保護等功能，實現了一種全數字控
- 關鍵字：
濾波器 數字 控制系統 電力 有源 DSP 跟蹤 基于
- 基于DSP實現可并機的逆變電源,摘要：介紹了一種可并機的逆變電源的結構和原理，并以Motorola公司的DSP56F805型數字信號處理器作為控制核心，且給出了硬件和軟件的設計方案。實驗結果證明此系統的控制獲得了良好的效果。 關鍵詞：逆變器；并聯；數
- 關鍵字：
逆變電源 實現 DSP 基于
- 低功耗和高帶寬是下一代高端設計的兩個主要需求。對全球范圍多個應用領域的調研表明，以相同甚至更低功耗及成本來實現更大的帶寬已成為大勢所趨?，F在應對帶寬不斷增長的技術是演進中的40G和100G系統(以及即將出現的400G系統)。設計下一代FPGA來滿足目前對寬帶和低功耗需求的難度越來越大?！ ?/li>
- 關鍵字：
Altera FPGA
- 摘要：提出了一種基于FPGA并利用Verilog HDL實現的CMI編碼設計方法。研究了CMI碼型的編碼特點，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號FPGA完成CMI編碼功能的方案。在系統程序設計中，首先產生m序列，然后程序
- 關鍵字：
FPGA CMI 編碼 系統設計
- 摘要：利用FPGA實現時分多址的方法有很多種，但大多數方法都對FPGA芯片資源的占用非常巨大。針對這一問題，提出一種改進型方法來實現時分多址。通過使用FPGA芯片內部的雙口隨機訪問存儲器(雙口RAM)，利用同一塊RAM采
- 關鍵字：
FPGA 時分 多址 改進型
- 基于DSP+LabVIEW的特高壓驗電器設計方案, 隨著電力工業的發展和電網負荷需求的提高，我國正在大力發展特高壓、長距離輸電技術。高電壓導致強電場、電氣設備絕緣中的某些薄弱部分在強電場的作用下發生局部放電，同時當架空輸電線路表面的電場強度超過空氣
- 關鍵字：
設計 方案 驗電器 高壓 DSP LabVIEW 基于
- 摘要：基于FPGA和USB2．0的技術方案，設計了一種高速化和集成化的數據采集系統。該系統是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設計實現的。首先詳細介紹了整體系統的
- 關鍵字：
FPGA 數據采集系統
- 摘要：激光雷達的發射波及回波信號經光電器件轉換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數據采集存在數據精度不高等問題。同時，A/D轉換器與數字信號處理器直接連接會導致數據傳輸不
- 關鍵字：
FPGA DSP 雷達 高速數據
- 摘要：為了提高系統的集成度和可靠性，降低功耗和成本，增強系統的靈活性，提出一種采用非常高速積體電路的硬件描述語言(VHDL語言)來設計數字基帶傳輸系統的方法。詳細闡述數字基帶傳輸系統中信號碼型的設計原則，數
- 關鍵字：
FPGA 數字基帶 傳輸系統
- TMS320C672x系列浮點DSP的EMIF研究與應用,針對如何靈活應用高性能32／64位浮點DSP TMS320C672x提供的性能優良的外部存儲器接口(EMIF)，分析了EMIF的特點和使用技巧，以TMS320C6722B型DSP為例，設計了EMIF與外部HY57V281620A型SDRAM和異步AM29LV800BB-90EC型Flash的硬件接口，并分析了EMIF訪問SDRAM和Flash時各控制寄存器配置的方法和具體步驟，列出了該配置命令下EMIF引腳與邏輯地址的對應關系和具體的軟件編寫例程；
- 關鍵字：
研究 應用 EMIF DSP 系列 浮點 TMS320C672x
- 市場分析師預測，全球營收排名第二大的可程序化邏輯組件供貨商Altera，有機會在2012年初取代該市場龍頭Xilinx躍上第一大供貨商位置。
- 關鍵字：
Altera FPGA
- 為達到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發，提出了使用現場可編程門陣列(FPGA)來實現IRIG-B碼編碼和解碼的設計方案和體系結構，設計中會涉及到幾個不同的時鐘頻率，FPGA對時鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點。結果表明，FPGA能夠確保為從設備提供同源的時鐘基準，使時鐘與信號的延遲控制在200 ns以內，從而得到了IRIG-B碼與時間精確同步的效果。
- 關鍵字：
IRIG-B FPGA DC 編碼
- 激光雷達的發射波及回波信號經光電器件轉換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數據采集存在數據精度不高等問題。同時，A／D轉換器與數字信號處理器直接連接會導致數據傳輸不及時，影響系統可靠性、實時性。針對激光雷達回撥信號，提出基于FPGA與DSP的高速數據采集系統，利用FPGA內部的異步FIFO和DCM實現A／D轉換器與DSP的高速外部存儲接口(EMIF)之間的數據傳輸。介紹了ADC外圍電路、工作時序以及DSP的EMIF的設置參數，并對異步FIFO數據讀寫進行仿真，結合硬件結構詳細地
- 關鍵字：
FPGA DSP 雷達 高速數據
- 為進行高精度信號源的設計，同時降低設計成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術，對正弦信號等數據進行1／4周期壓縮存儲到ROM中，在外部時鐘頻率為50 MHz，實現了正弦信號源的設計，同時，實現三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數字調制信號，系統還具有掃頻、指定波形次數等功能。仿真結果表明，信號源精度高，頻率調整步進可達0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。
- 關鍵字：
DDFS FPGA 高精度 信號源
fpga+dsp介紹
您好，目前還沒有人創建詞條fpga+dsp!
歡迎您創建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
