fpga+dsp 文章最新資訊

基于TMS320F2812的快速以太網(wǎng)通信系統(tǒng)平臺(tái)

引言　　隨著Internet應(yīng)用的日益普及，信息共享程度的不斷提高。嵌入式設(shè)備的數(shù)字化和網(wǎng)絡(luò)化已經(jīng)成為必然趨勢(shì)，目前市場(chǎng)上的主流嵌入式操作系統(tǒng)都包含了TCP/IP網(wǎng)絡(luò)協(xié)議棧。這些商品化的TCP/IP協(xié)議棧運(yùn)行可靠、性能也非常好，但是價(jià)格較高，降低了市場(chǎng)競(jìng)爭(zhēng)力。因此，開(kāi)發(fā)自主知識(shí)產(chǎn)權(quán)的TCP/IP協(xié)議棧的要求變的日益迫切而有意義。　　本文的研究目標(biāo)是建立一個(gè)DSP系統(tǒng)的網(wǎng)絡(luò)通信平臺(tái)，實(shí)現(xiàn)DSP系統(tǒng)與網(wǎng)絡(luò)中其他通信設(shè)備的高速數(shù)據(jù)傳輸。雖然選擇了TI公司的TMS320F2812 DSP，但是本文提出的方
關(guān)鍵字： DSP 網(wǎng)絡(luò)通信平臺(tái) 數(shù)據(jù)傳輸以太網(wǎng)

立體液晶顯示器的圖像獲取及顯示

　　立體液晶顯示器是近年來(lái)新出現(xiàn)的虛擬現(xiàn)實(shí)顯示設(shè)備，它真實(shí)地再現(xiàn)場(chǎng)景的三維信息，顯示具有縱深感的圖像。其最大特點(diǎn)就是觀察者無(wú)需使用任何附加設(shè)備，直接用肉眼就可看到屏幕上顯示的立體圖像。觀測(cè)者可以更容易、更快速地理解真實(shí)的景深信息，更全面、更直觀地洞察圖像空間位置的實(shí)際分布狀況。　　目前，國(guó)內(nèi)外的自由立體液晶顯示方式通常采用計(jì)算機(jī)采集圖像并存儲(chǔ)，處理后輸出到液晶屏驅(qū)動(dòng)電路板，然后通過(guò)板載模數(shù)轉(zhuǎn)換模塊等處理后在液晶屏顯示立體圖像。這種方式主要由計(jì)算機(jī)進(jìn)行圖像采集和處理，其開(kāi)發(fā)周期短，但成本較高，體積較大，
關(guān)鍵字：顯示器虛擬液晶 FPGA

用微控制器或 DSP 電路控制開(kāi)機(jī)/關(guān)機(jī)功能

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 微控制器開(kāi)機(jī)/關(guān)機(jī)

基于高速無(wú)線傳輸?shù)牧熊?chē)測(cè)振儀

　　0 引言　　列車(chē)的振動(dòng)性能，包括舒適性、平穩(wěn)性的檢測(cè)與評(píng)價(jià)是新型列車(chē)研究、檢驗(yàn)過(guò)程中的一項(xiàng)重要工作。隨著我國(guó)鐵路新型高速列車(chē)研究、研制及實(shí)驗(yàn)運(yùn)行工作的大面積展開(kāi)，十分需要一種方便、快捷的便攜式列車(chē)振動(dòng)測(cè)試儀。　　國(guó)內(nèi)有多家單位開(kāi)展了研制工作，例如，北京化工大學(xué)開(kāi)發(fā)的基于DSP的便攜式測(cè)振儀，河北工業(yè)大學(xué)研制的便攜式車(chē)輛振動(dòng)測(cè)試分析系統(tǒng)，東北農(nóng)業(yè)大學(xué)研制的便攜式測(cè)振儀等。這些專(zhuān)用儀器對(duì)常規(guī)速度列車(chē)的振動(dòng)檢測(cè)是比較有效的，信號(hào)控制與數(shù)據(jù)采集也比較方便。但這些設(shè)計(jì)多采用有線傳輸方式，對(duì)于高速列車(chē)，
關(guān)鍵字： DSP Notebook 無(wú)線列車(chē)測(cè)振儀藍(lán)牙 GPS

FPGA設(shè)計(jì)開(kāi)發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

　　本文針對(duì)FPGA實(shí)際開(kāi)發(fā)過(guò)程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過(guò)長(zhǎng)、上板后故障解決無(wú)法確認(rèn)的問(wèn)題，提出了一種采用仿真的方法來(lái)定位、解決故障并驗(yàn)證故障解決方案?？梢源蟠蟮墓?jié)約開(kāi)發(fā)時(shí)間，提高開(kāi)發(fā)效率。　　FPGA近年來(lái)在越來(lái)越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過(guò)長(zhǎng)的編譯時(shí)間，在研發(fā)過(guò)程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研發(fā)過(guò)程中的編譯次數(shù)，最終達(dá)到準(zhǔn)確定位故障、縮短解決故障時(shí)間的目的。文例所用到的軟件開(kāi)發(fā)平臺(tái)
關(guān)鍵字： FPGA 應(yīng)用仿真

影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討

　　時(shí)鐘是整個(gè)電路最重要、最特殊的信號(hào)，系統(tǒng)內(nèi)大部分器件的動(dòng)作都是在時(shí)鐘的跳變沿上進(jìn)行, 這就要求時(shí)鐘信號(hào)時(shí)延差要非常小, 否則就可能造成時(shí)序邏輯狀態(tài)出錯(cuò)；因而明確FPGA設(shè)計(jì)中決定系統(tǒng)時(shí)鐘的因素，盡量較小時(shí)鐘的延時(shí)對(duì)保證設(shè)計(jì)的穩(wěn)定性有非常重要的意義。　　1.1 建立時(shí)間與保持時(shí)間　　建立時(shí)間（Tsu：set up time）是指在時(shí)鐘沿到來(lái)之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時(shí)間，如果建立的時(shí)間不滿(mǎn)足要求那么數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被穩(wěn)定的打入觸發(fā)器；保持時(shí)間（Th：hold time）是指數(shù)據(jù)穩(wěn)定后
關(guān)鍵字： FPGA 時(shí)鐘

2008年7月18日，Altera公布第二季度業(yè)績(jī)

　　Altera公司今天宣布第二季度銷(xiāo)售額達(dá)到3.599億美元，比2008年第一季度增長(zhǎng)7%，比2007年第二季度增長(zhǎng)13%。在2008年第一季度0.839億美元凈收入和每股攤薄后收益0.27美元基礎(chǔ)上，第二季度凈收入增長(zhǎng)到0.98億美元，每股攤薄后收益0.32美元。和2007年第二季度相比，今年第二季度凈收入增長(zhǎng)22%，每股攤薄后收益增長(zhǎng)43%。　　上半年運(yùn)營(yíng)現(xiàn)金流為2.268億美元。第二季度，Altera以140萬(wàn)美元回購(gòu)其65,000普通股。到目前為止，在第三季度，Altera已經(jīng)以1004萬(wàn)美
關(guān)鍵字： Altera FPGA Stratix

軟件無(wú)線電的多制式信號(hào)發(fā)生器的設(shè)計(jì)

　　軟件無(wú)線電是一種無(wú)線電通信新的體系結(jié)構(gòu)。在1992年5月美國(guó)電信系統(tǒng)會(huì)議上，JeoMitola首次提出了軟件無(wú)線電概念，之后迅速引起了人們的關(guān)注，并開(kāi)始對(duì)它進(jìn)行廣泛而深入的研究。具體地說(shuō)，軟件無(wú)線電是以可編程的DSP或CPU為中心，將模塊化、標(biāo)準(zhǔn)化的硬件單元以總線方式連接起來(lái)，構(gòu)成通用的基本硬件平臺(tái)，并通過(guò)軟件加載來(lái)實(shí)現(xiàn)各種無(wú)線通信功能的開(kāi)放式的體系結(jié)構(gòu)。它使得通信系統(tǒng)擺脫了面向設(shè)計(jì)思想，被認(rèn)為是無(wú)線通信從模擬到數(shù)字、從固定到移動(dòng)之后的又一次突破。　　在軟件無(wú)線電的研究過(guò)程中，調(diào)制解調(diào)技術(shù)是移動(dòng)通
關(guān)鍵字：無(wú)線電信號(hào)發(fā)生器 DSP DDS

利用以太網(wǎng)硬件和仿真工具在環(huán)路實(shí)現(xiàn)高帶寬DSP仿真

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：以太網(wǎng) DSP 硬件仿真工具環(huán)路實(shí)現(xiàn) 高帶寬

DSP中DMA操作的無(wú)阻塞請(qǐng)求實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP DMA 操作無(wú)阻塞請(qǐng)求實(shí)現(xiàn)

基于SOPC的視頻采集系統(tǒng)設(shè)計(jì)

　　0 引言　　視頻采集的主流實(shí)現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專(zhuān)用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號(hào)處理器。它們作為輔處理器，可在主CPU控制下進(jìn)行視頻信號(hào)的采集壓縮。隨著FPGA的發(fā)展，通過(guò)SOPC技術(shù)實(shí)現(xiàn)視頻采集已成為一種易于開(kāi)發(fā)、設(shè)計(jì)靈活的方案。而這主要得益于IP復(fù)用技術(shù)的發(fā)展。在FPGA上構(gòu)建復(fù)雜嵌入式系統(tǒng)可利用既有的功能模塊及其驅(qū)動(dòng)程序。該方案具有更大的集成度和靈活性，因而必將成為電子設(shè)計(jì)發(fā)展的一大趨勢(shì)。　　本文介紹了
關(guān)鍵字： SOPC 視頻采集 DSP ASIC FPGA

基于FPGA電火花加工脈沖電源的設(shè)計(jì)

　　0引言　　數(shù)控電火花(electrical discharge machining，EDM)機(jī)床是一種實(shí)現(xiàn)工件精密加工的特種加工工具。早期的電火花成型加工機(jī)床的脈沖電源電路是用分立元件組成，或者是用單片機(jī)來(lái)實(shí)現(xiàn)。分立元件電路設(shè)計(jì)復(fù)雜，電路調(diào)試?yán)щy，基于單片機(jī)或者是32位的嵌入式CPU的脈沖電源性能有了很大的提高，也具有了很高的智能性，但對(duì)于不同的處理器，其移植性不太好，而且如果硬件電路一旦完成就不能進(jìn)行更改與升級(jí)。而采用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA在很好的繼承單片機(jī)或者是嵌入式CPU設(shè)計(jì)的電源的優(yōu)點(diǎn)
關(guān)鍵字： FPGA 脈沖電源 EDM 數(shù)控機(jī)床嵌入式

利用BSP-15 DSP處理器上GPDP實(shí)現(xiàn)VGA/XGA信號(hào)采集

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： BSP-15 DSP GPDP iMMediaTools YUV RGB

基于DSP的智能控制器高可靠性分析與設(shè)計(jì)(圖)

布線時(shí)應(yīng)遵循如下規(guī)則：●相鄰兩層的布線方向應(yīng)盡量垂直，必要時(shí)可加地線隔離；●數(shù)字電路的頻率高，模擬電路...
關(guān)鍵字：電源 DSP 模糊集合智能控制器去耦電容耦合噪聲 PCB布線復(fù)位指令低電阻交流阻抗

基于OV6630圖像傳感器和DSP的圖像采集系統(tǒng)設(shè)計(jì)

　　0 引言　　DSP是基于可編程超大規(guī)模集成電路和計(jì)算機(jī)技術(shù)發(fā)展起來(lái)的一門(mén)重要技術(shù)，DSP芯片的快速數(shù)據(jù)采集與處理功能以及片上集成的各種功能模塊為DSP應(yīng)用于各種場(chǎng)合提供了極大的方便。而CMOS圖像傳感器與CCD相比，由于CMOS圖像傳感器能將時(shí)序處理電路和圖像信號(hào)的前端放大與數(shù)字化部分集成于一個(gè)芯片內(nèi)，因而其發(fā)展一直受到業(yè)界的高度重視?，F(xiàn)在，隨著技術(shù)與工藝的發(fā)展，CMOS圖像傳感器不僅在噪聲上得到了有效改善，而且分辨率也得到了明顯提高。CMOS圖像傳感器將以其低廉的價(jià)格、實(shí)用的圖像質(zhì)量、高集成度
關(guān)鍵字： DSP 圖像傳感器圖像采集系統(tǒng) CMOS CCD