Instruction-Side Local Memory Bus 指令側本地存儲器總線

　　Dual-Port Block RAM 雙口模塊RAM
　　Data-Side Local Memory Bus 數據側本地存儲器總線
　　System Reset 系統復位
　　JTAG Block JTAG模塊
　　MicroBlaze Processor MicroBlaze處理器
　　Instruction LMB 指令LMB
　　Data LMB 數據LMB
　　FSL快速單工連接
　　Interrupt Control Unit 中斷控制單元
　　DMA 直接存儲器存取
　　On-Chip Peripheral Bus –片上外設總線 (OPB)
　　OPB Arbiter OPB仲裁器
　　Timer/Counter/Watchdog 定時器/計數器/看門狗
　　Memory Controller Refresh Control 存儲控制器和刷新控制
　　Chip Select Unit 芯片選擇單元
　　USART/Serial USART/串行口
　　CAN2.0 A/B
　　Future 將來的需求
　　FPGA Fabric FPGA構造

　　
表2：針對實例設計的FPGA構造要求。
　　=====================
Xilinx MicroBlaze Processor with Internal SDRAM Controller
具有內部SDRAM控制器的賽靈思MicroBlaze處理器
　　Slices 邏輯片
　　LUT 查找表
　　FF觸發器
　　Block 模塊
　　RAM隨機存取存儲器
　　MicroBlaze CPU Core with 16K Cache 具有16K高速緩沖存儲器的MicroBlaze CPU核
　　DCM on Xilinx FPGA 在Xilinx FPGA上的DCM
　　OPB Central DMA Controller OPB中央DMA控制器
　　OPB Timer/Counter (Four) OPB定時器/計數器
　　OPB Bus Interface OPB總線接口
　　OPB SDRAM Controller OPBSDRAM控制器
　　OPB Interrupt Controller OPB中斷控制器
　　State Machine or an OPB Timer/Counter (Included Above) 狀態機或一個OPB定時器/計數器(包括上面的)
　　OPB GPIO片上外設總線 (OPB) 通用IO (GPIO)
　　OPB JTAG UART
　　Peripherals 外設
　　Internal Memory Controller (SDRAM Controller) 內部存儲控制器(SDRAM控制器)
　　OPB Interrupt Controller OPB中斷控制器
　　Flash Controller 閃存控制器
　　Total Slices, LUT FF, Block RAM Required 總的邏輯片，LUT FF，所需要的模塊RAM
　　Spartan-3E Family Products Spartan-3E系列產品
　　XC3S500E
　　Utilization 利用率
　　XC3S1200E
　　Utilization 利用率
　　XC3S1600E
　　Utilization 利用率
=========================

結論
　　
所有的芯片制造商都將在某一個時間點對某些產品實施停產，但是，FPGA是可編程、可再編程且可現場升級的。因此，作為一個FPGA用戶，當你為利用成本、密度和功耗趨勢而在FPGA平臺系列上進行代碼移植時，你可以確信你花費多人年所做的軟件開發可以被安全地投資到一個嵌入式目標設計之中，該嵌入式目標設計可以繼續運行同你第一天編制的代碼一樣的軟件代碼，即使它可能正在新的硬件上運行。
　　
賽靈思處理核使客戶能夠有效地利用FPGA構造并有效地管理成本。當MicroBlaze和PicoBlaze 處理器(后者是采用匯編語言編寫的8位參考設計)被嵌入到FPGA構造之中時，通過你現有和配置的穩定的平臺，可以消除處理器過時的問題。隨著Spartan系列到Virtex 系列FPGA的應用范圍向商用和汽車級工業領域的跨越，軟處理器成為防止設計過時的理想解決方案。你不僅僅能夠獲得可編程邏輯所提供的靈活性、一體化和可升級性，而且可以獲得專門滿足你的設計要求而定制的處理器。
　　
MicroBlaze處理器的軟件本質意味著它可以被例示到無數的平臺FPGA器件之中，覆蓋廣泛的器件配置和價格點。完全采用軟處理器核和可定制IP就可以替代你的過時器件。因為MicroBlaze解決方案是軟處理器IP核，你的設計永遠不會因一個處理器芯片的“生命終止”而過時，后續版本將保持100%的二進制向下兼容性。此外，源代碼許可協議是現成的。