DDS+PLL高性能頻率合成器的設計與實現
加入技術交流群
環路濾波器對頻率合成器的性能有十分重要的影響，環路濾波器決定頻率合成器的雜散抑制、相位噪聲、環路穩定性以及捷變時間等重要參數。由于本設計采用ADF4113電流型電荷泵鑒相器，因此環路濾波器采用無源方式。鑒于本系統對跳頻的切換時間要求不是很高，因此可以適當降低環路帶寬，以確保系統穩定性。降低環路帶寬還有助于濾除參考信號中的諧波成分。但環路帶寬太小會增加建立時間和帶內VCO相位噪聲，由于帶內噪聲主要取決于參考信號引入的噪聲，VC0相位噪聲不是主要因素。該系統設計成三階無源濾波器構成的四階環路。圖4虛線框給出三階無源環路濾波器電路，根據系統對相位噪聲和頻率轉換時間的要求，取環路帶寬ωc=15 kHz，相位裕度為φ=45°。本文引用地址：http://cqxgywz.com/article/151926.htm
2 電路仿真
采用ADISimPLL軟件對該方案進行了仿真分析，圖5給出仿真結果。可以看出，該頻率合成器的相位噪聲為-84．63 dBc／
3 結果分析
系統采用DDS直接激勵PLL的設計方案，充分利用了DDS小步進、頻率捷變快及PLL頻帶寬，工作頻率高，頻譜純度高的優點，研制出滿足GSM l 800 MHz系統指標要求的頻率合成器。相位噪聲的測量如圖6所示，為-83．75 dBc／
4 結語
采用DDS激勵PLL的頻率合成技術，克服了寬帶系統中DDS輸出頻率較低和PLL頻率分辨率低的缺點。通過合理設計環路低通濾波器、相位噪聲、環路穩定性等性能得到提高，并對電源采取濾波措施，以改善雜波抑制，最終設計出高性能頻率合成器。
評論