作為系統內核的CPLD,采用VerilogHDL硬件設計語言、MAX+plusII10.1編譯系統編寫基于Altera公司CPLD(MAX7128)器件的內核程序,設計實現了秒時鐘定時、10MHz頻率測量、RS-232通信時序發生器、RS-232協議數據通信、頻率數據判斷簡單分析以及數碼管動態掃描顯示控制等綜合功能,其原理如圖2所示.

圖2 CPLD內核原理圖

3 系統仿真及實測結果

　　系統仿真結果:為了便于觀察,將秒時鐘計數判斷設置為66C0,得到內核模塊的仿真圖,如圖3所示.仿真圖給出了頻率采集細節,數碼管顯示控制以及串行通信控制.

圖3 CPLD內核仿真圖

　　仿真結果吻合了設計思路,把內核程序下載到CPLD(MAX7128)器件中,實際測試過程中,數碼管可以正確顯示當前傳感器的響應信號,使用自己開發的采集程序通過計算機串行通信采集數據數據曲線如圖4所示.所采集的數據與仿真情況一致,更進一步驗證了設計思路的成功.

圖4 采集程序實測頻率數據曲線

4 結語

　　壓電生物傳感器檢測電路可擴展為單通道微型壓電生物分析儀器,它可以基于核酸雜交的特異性,在醫學臨床研究領域用于疾病診斷或者基于抗原/抗體之間的特異性結合反應,用于生物樣品分析。該儀器靈敏度高,特異性強,若采用CPLD升級為大容量FPGA后,可以方便升級為多通道生物分析系統,應用于生物分析檢測各個領域.