1．LED顯示屏顯示程序的設計

使用S3C44BOX內部的DMA控制器進行數據的傳輸與控制,使顯示程序得到簡化，其程序流程如圖所示。點陣碼的傳輸全由DMA控制器完成,只需 在啟動DMA數據傳輸前將點陣碼的首址、LED顯示屏的首址及傳輸數據量的值分別賦給相應的控制字,啟動DMA操作即可。完成所有本同名行點陣 碼傳輸后，將刷新的數據鎖存到第二級列數據鎖存器并輸出，驅動本同名行顯示。這樣，循環顯示16個同名行后就完成了一幀點陣顯示。

2.點陣排序

由于LED顯示模塊的電路結構以及使用了16位并行總線和DMA數據傳輸技術，在顯示時點陣碼的排放順序,需要滿足如下要求：

①兩相鄰的縱向級聯的一系列橫向級聯級應按①和②條中的原則進行點陣碼排序。

圖 顯示程序流程圖

②由于顯示驅動模塊的第一級列數據鎖存器譯碼選通電路的結構和DMA數據傳輸要求，對同一顯示驅動模塊的上下兩部伊的同名行點陣應按列 數據鎖存器的選通順序依次連續存放。

③16位并行總線一次數據傳輸，即一次DM寫操作傳輸兩個字節的點陣碼，低位和高位字節分別傳送到兩相鄰的縱向級聯模塊的同名行和同名列數據鎖存器中，因此相鄒的縱向級聯模塊的同名行和同名列點陣碼應連續存放。

④在16行掃描顯示方式下，一個大型LED胼分為16個同名行，每一個同名行按照①、②、③、④條中的原則進行點陣排序。

⑤各縱向級聯級依次按①、②、③條中的原則進行點陣碼排序。

以一個128×64像素的點陣屏的第一個同名行的數據排序為例（如圖所示），第一個同名行的點陣碼的存放順序應依次為：a、b……z、A、B ……Z……

圖 128×64像素的點陣屏的第一個同名行點陣碼排序圖

使用并行總線DMA數據傳輸技術，簡化了LED 顯示系統的軟、硬件設計，降低了系統成本，能夠取得很好的顯示質量。在22.118 4MHz的系統 時鐘下，512×256像素的單色點陣屏的顯示幀頻達到250Hz，平均l20ns傳送1個字節，達到了使用唯CPU系統代替多機系統控制LED顯示系統的日的。但為了使上一代的顯示驅動板 仍能夠使用，點陣碼需要排序，顯示時只能以頁面方式顯示，這樣在多頁動態滾屏顯示時需要大容量的存儲器。對于512×256像素的單色點陣 屏來說需要數十兆字節的容最，使用32位ARMTTDM 1內核的先進控制器S3C44BOX和廉價的大容量SDRAM 可以使該問題得到很好的解決。

若使用針對DMA控制顯示設計的顯示驅動板時，點陣碼就不需要排序，一片數百千字節的SRAM就能滿足系統要求了。

所謂DMA（存儲器直接訪問），是一種高速的數據傳輸操作，允許在外部設各和存儲器之間直接讀寫數據，既不通過CPU，也不需要CPU十預。 整個數據傳輸操作在一個稱為“DMA控制器”的控制下進行。CPU除了在數據傳輸開始和結束時做一點處理外，在傳輸過程中CPU可以進行其他的 工作。這樣，在大部分時問里，CPU和輸入、輸出都處于并行操作狀態。因此，整個系統的效率大大提高。因為DMA允許外設苴接訪問內存，從 而形成對總線的獨占，這在實時性強的硬實時系統的嵌入式開發中將會造成中斷延時過長，這在一些藁要場合（如政府首腦機關、金融、軍事 等）的系統中是不允許使用的。