一個網絡的頻率特性包括幅頻特性和相頻特性，在系統設計時，各個網絡的頻率特性對該系統的穩定性、工作頻帶、傳輸特性等都具有重要影響。實際操作中，掃頻儀大大簡化了測量操作，提高了工作效率，達到了測量過程快速、直觀、準確、方便的目的，在生產、科研、教學上得到廣泛運用。本設計采用數字頻率合成技術產生掃頻信號，以單片機和FPGA為控制核心，通過A／D和D／A轉換器等接口電路，實現掃頻信號頻率的步進調整、數字顯示及被測網絡幅頻特性與相頻特性參數的顯示。

1 系統總體方案及設計框圖
1．1 系統總體方案
將輸出頻率步進可調的正弦掃頻信號源作為被測網絡的激勵Vi，可得被測網絡的響應為V0。通過測量各頻率點的幅度就可得到V0和Vi的有效值，兩者之比就是該點的幅度頻率響應；對V0和Vi進行過零比較、整形，再送到FPGA測量相位差，即可得到相頻特性。
設激勵信號Vi=x(n)=Acos(ω0n+f)，穩態輸出信號V0=y(n)。利用三角恒等式，可將輸入表示為兩個復指數函數之和：，式中，。對于輸入為，線性時不變系統穩態輸出為。根據線性性質可知，輸入g(n)的響應v(n)為：。同理，輸入g*(n)的輸出v*(n)是v(n)的復共軛。于是得到輸出y(n)的表達式：

因此。輸出信號和輸入信號是頻率相同的正弦波，僅有2點不同：1)振幅被加權，即網絡系統在ω=ω0的幅度函數值；2)輸出信號的相位相當于輸入有一個q(ω0)時延，即網絡系統在ω=ω0的相位值。該方案幅度和相位測量的控制都通過FPGA實現，能夠使測量結果精確。
1．2 系統總體設計框圖
系統通過鍵盤掃描得到外界設置的掃頻范圍和頻率步進，通過調用DDS控模塊控制DAC904，輸出掃頻信號。由于信號在被測網絡阻帶內會有很大的衰減，故用程控放大處理經被測網絡的掃頻信號之后，利用AD637進行有效值采樣，LM311進行整形。信號有效值經MAXl270進行AD轉換后得到有效值的數字量，整形后的信號經測相模塊處理得到相位差值。在FPGA中寫入2個RAM存放被測信號的有效值和相位差值。完成一次掃頻后通過波形顯示模塊將幅頻、相頻曲線顯示在示波器上，并將特定頻率點的幅度和相位差值在液晶顯示器上進行顯示。系統實現框圖如圖1所示。

2 系統功能部分設計
2．1 掃頻信號的產生
直接數字合成(DDFS)信號源。它是一種完全數字化的方法：先將一個周期的正弦波(或者其他波形)的離散樣點幅值的數字量預先存儲于ROM或者RAM中，按一定的地址增量間隔讀出，經D／A轉換后成為不同頻率的模擬正弦波信號波形，再經低通濾掉毛刺即可得到所需頻率的輸入信號。按此原理，DDS可以合成任意波形，且可以精確控制相位，頻率也非常穩定。利用FPGA制作起來相當容易，且掃頻步進實現簡單。設FPGA內部的參考頻率源的頻率為fclk，采用計數容量為2N的相位累加器(N為相位累加器的位數)，頻率控制字為M，則DDS系統輸出信號的頻率fout=fclk／2N×M。頻率分辨率為：△f=fclk／2N。