應用于負電源的電平位移電路及器件設計
加入技術交流群
2 器件設計及優化
由于負電源供電的電平位移電路結構的改變，應用于正電源的常規nLDMOS和pLDMOS不能滿足該電路結構要求。在正電源供電的電平位移電路中，由于pLDMOS的源端接高壓電源，其柵源需要承受高壓，所以pLDMOS采用了厚柵氧的結構，如圖2(a)所示。在使用負電源的電平位移電路結構中(圖1(b))，pLDMOS的源端為邏輯高壓8V，柵端由低壓邏輯0～8V電壓控制，因此柵源不再承受高壓。但是nLDMOS的源端為負電源的最低電位，其柵源需要承受高壓，因此高壓nLDMOS需要采用厚柵氧結構，如圖2(b)所示。本文引用地址：http://cqxgywz.com/article/178713.htm
電源的改變不僅僅改變了電路的結構，nLDMOS的厚柵氧，同時器件的耐壓機理也發生了改變?？紤]到低壓管的背柵效應，SOI材料的襯底只能接地，因此源漏電平的改變將引起nLDMOS和pLDMOS耐壓機理的改變。圖3是利用工藝(Tsuprem4)、器件(Medici)聯合仿真得到的正電源和負電源電平位移電路中高壓nLDMOS和pLDMOS關態擊穿時等勢線分布對比圖。對于nLDMOS，常規正電源應用的襯底電位對于漂移區來說是輔助耗盡作用，這就是常規SOI中的RESURF原理。但是對于負電源的nLDMOS來說，襯底不再起輔助耗盡SOI層漂移區的作用(圖3(b))。對于pLDMOS來說，情況剛好相反。所以針對負電源應用，兩種器件都要進行相應的優化處理。
DIY機械鍵盤相關社區:機械鍵盤DIY
評論