π／4-DQPSK差分解調器的數字化FPGA設計與實現 作者： 時間：2011-03-28 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 下面是A、B兩路乘法器的LPF輸出： 3 結束語 π／4-DQPSK差分解調算法的所有部分均可由VHDL編程實現。目前，整個過程已經經過功能仿真和時序仿真，并用OUARTUS II進行了綜合、映射、布局布線，現已成功下載到Cyclone II中運行。可滿足預期的設計目標。該方案實現簡單，速度快，占用硬件資源少，非常適合工程應用。其軟件和硬件相結合的方法還具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強等特點，符合未來通信技術發展的方向。 fpga相關文章:fpga是什么 上一頁 1 2 3 4 下一頁
加入技術交流群
評論