FPGA實現時分多址的一種改進型方法 作者： 時間：2011-03-17 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 在端口A輸入時鐘clk3072的每個下降沿，端口A輸入地址AddrIn都遞增1，則在elk3072的上升沿，根據例化的雙口RAM的IP核，端口A的四路輸入數據將存儲進相應的地址空間中。 在端口B輸入時鐘elk12288的每個下降沿，端口B輸入地址AddrOut都遞增1，則在elk12288的上升沿，根據例化的雙口RAM的IP核，相應的地址空間中的數據將通過Dout被讀出來。 依次將輸出數據以時分多址的幀格式傳輸出去。 上一頁 1 2 3 4 下一頁
加入技術交流群
評論