基于FPGA的兩路視頻同步播放系統的設計
加入技術交流群
2.1 硬件系統總體設計
如圖 3.1所示，兩路視頻同步播放系統由接口電路、輸入視頻信號預同步電路、輸入視頻信號重疊區域圖像采樣窗電路、數據存儲電路、主控運算及播放器控制電路組成。
本文引用地址：http://cqxgywz.com/article/191936.htm2.2 主要硬件功能模塊電路設計與測試
2.2.1 接口電路模塊設計
接口1和接口2分別將兩路視頻信號由播放器引入后續處理模塊，并將處理后的視頻信號輸出給顯示系統。
2.2.2 預同步電路模塊設計兩路輸入視頻信號在進行同步處理前需要首先進行緩沖，以期在同一時刻到達主控模塊上一致。本系統采用兩片有 FPGA芯片控制的 FIFO芯片分別實現兩路信號的預同步功能。
本系統采用uPD42280芯片。 uPD42280是容量為256kbyte*8bit (262, 224 * 8bit)的高速場存儲器。CMOS動態電路實現了芯片的高速和低功耗。 uPD42280O可以設置為同步或異步讀寫的FIFO。其中， DI0-7為數據輸入，DO0-7為數據輸出；/WE、/RE分別為寫使能和讀使能； /WRST、/RRST分別為寫復位和讀復位； VDD、GND分別為電源和接地。而在進行預同步處理時，兩路輸入的視頻信號均為隔行PAL制黑白信號，其中亮度信號為8位，即每幀圖像大小為702*288*8/1024/8=198Kbyte，所以 uPD42280的容量足夠一場圖像的存儲。
評論