Cell on Peripheral Circuit(以下簡稱Cell on Peri)構造由美光(Micron)與英特爾(Intel)陣營開發，采用將3D NAND Flash晶胞(Cell)陣列堆疊在周邊電路CMOS邏輯IC上的方式，以縮減采3D NAND Flash解決方案的晶片面積。DIGITIMES Research觀察，三星電子(Samsung Electronics)已提出類似此一構造的COP(Cell Over Peri)方案，將有利整合元件廠(Integrated Device Manufacturer;IDM)三星、東芝(Toshiba)提升其3D NAND Flash競爭力。

　　然而，Cell on Peri構造將原先在不同制程制作的3D NAND Flash與邏輯電路結合于單一制程，雖有其優點，但尚存諸多課題，包括相關產線與設備需延伸、擴大，將導致業者的資本支出增加，且3D NAND Flash經高溫制程后，恐因高溫而破壞下方CMOS電路，將影響良率。

　　由于三星同時生產3D NAND Flash與邏輯電路，如Cell on Peri構造能克服良率與成本等問題，可望成為其爭取蘋果(Apple)應用處理器(Application Processor;AP)訂單的優勢，而東芝半導體事業涵蓋3D NAND Flash與系統LSI，美光與英特爾陣營亦可結合雙方3D NAND Flash與CPU，運用Cell on Peri構造，有助其提升3D NAND Flash競爭力。

　　另外，3D NAND Flash若引進Cell on Peri構造，由于在形成周邊區域后，需經過化學機械研磨(Chemical Mechanical Polishing;CMP)制程使之平坦化，才能于其上形成3D NAND Flash晶胞陣列，將使得CMP制程的重要性提高。

　　美光與英特爾陣營于3D NAND Flash所開發的Cell on Peri構造

　　資料來源：美光、英特爾、南韓NH投資證券，DIGITIMES整理，2016/6