基于NIOS Ⅱ處理器的數字信號解碼器設計
介紹了一種基于NIOS Ⅱ實現數字信號解碼器的方法,該系統由FPGA 和相應接口電路組成,將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構成片上系統( SOC) ,可以將串行輸入的不歸零PCM 碼轉換為可分析的8 位并行碼,并通過上位機軟件顯示解碼結果。
基于NIOS_的解碼器設計與實現.pdf
介紹了一種基于NIOS Ⅱ實現數字信號解碼器的方法,該系統由FPGA 和相應接口電路組成,將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構成片上系統( SOC) ,可以將串行輸入的不歸零PCM 碼轉換為可分析的8 位并行碼,并通過上位機軟件顯示解碼結果。
基于NIOS_的解碼器設計與實現.pdf
評論