久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 基于NIOS Ⅱ處理器的數字信號解碼器設計

基于NIOS Ⅱ處理器的數字信號解碼器設計

作者: 時間:2017-06-05 來源:網絡 收藏

介紹了一種基于NIOS Ⅱ實現的方法,該系統由 和相應接口電路組成,將NIOS Ⅱ 集成到 中構成片上系統( SOC) ,可以將串行輸入的不歸零PCM 碼轉換為可分析的8 位并行碼,并通過上位機軟件顯示解碼結果。

基于NIOS_的解碼器設計與實現.pdf

本文引用地址:http://cqxgywz.com/article/201706/349028.htm


評論


相關推薦

技術專區

關閉