國微思爾芯(S2C) 與 Mirabilis Design 今天宣布雙方合作推出了 SoC 架構探索以及設計驗證解決方案，該解決方案不僅免去了構建模型的工程，同時也加速了復雜設計的仿真。這種作法讓團隊不用花費大量的時間和精力在創建復雜設計的模型上，對于基于模型設計方法的設計項目而言，這不僅確保了模型的正確性，也大幅縮短了產品開發時長。

在這個合作解決方案中，Mirabilis Design的VisualSim architecture exploration solution 將 S2C 基于 FPGA 的Prodigy Logic System 集成為一個功能塊。在系統探索中，這種無縫集成允許 FPGA 原型作為子模型提供準確的模擬響應。

“電子系統級架構探索是 SoC 產品權衡和驗證的基本解決方案。VisualSim 解決方案的核心技術已經降低了建模障礙。如果 SoC 的一部分在 RTL 中可用，那么可以通過重用進一步減少建模工作。”Mirabilis Design 的創始人Deepak Shankar 說，“傳統上，在創建系統級模型時，建模自定義塊是一個挑戰。協作使得 RTL 行為可以很容易地集成到 ESL 模型中，從而創建一個虛擬平臺。可以對模型進行模擬，以收集關于響應時間、吞吐量、功耗和數據值正確性的指標。”

“在把產品設計正確之前，必須先設計正確的產品，給出正確的產品規格。隨著今天的 SoC 變得越來越復雜，我們已經注意到近年來與規范相關的功能設計錯誤大量增加。”S2C 的首席執行官林俊雄說，“準確地建模，提供各種抽象層次的設計模塊，以進行各種抽象層次的系統仿真，是確保設計師正確掌握產品規格的關鍵。我們很高興能與 Mirabilis Design 合作，為用戶提供多層次且高速的 SoC 架構探索方法。”