在該公司的北美技術研討會上，臺積電業務發展和海外運營辦公室高級副總裁兼聯合首席運營官 Kevin Zhang 稱其為“最后也是最好的 finfet 節點”。

臺積電的策略是開發 N3 工藝的多種變體，創建一個全面的、可定制的硅資源。“我們的目標是讓集成芯片性能成為一個平臺，”Zhang 說。

截至目前，可用或計劃中 N3 變體是：

N3B：基準 3nm 工藝。

N3E：成本優化的版本，具有更少的 EUV 層數，并且沒有 EUV 雙重圖形。它的邏輯密度低于 N3，但具有更好的良率。

N3P：N3E 的增強版本，在相同速度下性能提高 5% 或功耗降低 5-10%，并為混合設計提供 4% 的晶體管密度增加。

N3X：針對 HPC，它允許更高的電壓和最大的時鐘頻率。它在 5V 電壓下提供的速度比 N3P 高 1.2%。

N3S：一種高密度變體，旨在最大限度地提高晶體管密度，可能使用單鰭庫，并可能采用背面供電。

N3RF：用于射頻產品

N3A： 用于汽車產品

N3C：適用于超值產品