3.2 SDRAM寫操作時序設計

　　當數據轉移方向為從雙口RAM到SDRAM時，如果SDRAM寫操作行地址未發生變化，可以滿足每時鐘周期寫入一次數據的高速操作。但是當SDRAM行地址發生變化時，必須返回預充狀態，由于從SDRAM的寫命令輸入到SDRAM數據輸入之間沒有延時，所以判斷下一寫操作的行 地址是否發生變化無需提前判斷，因此寫操作狀態轉移圖比讀操作部分簡單。寫操作部分的狀態轉移圖如圖３所示。

　　在所設計的讀、寫操作時序中，SDRAM地址、數據、控制信號和RAM部分的地址、數據、讀寫控制信號均由有限狀態機產生，因此在狀態轉移過程中還必須仔細考慮RAM部分輸出控制信號的時序關系。

　?。?VHDL實現

　　硬件描述語言VHDL(Very=high Speed IC HARDWARE DESCRIPTION Language)是一種應用于電路設計的高層次描述語言，具有行為級、寄存器傳輸級和門級等多層次描述，并且具有簡單、易讀、易修改和與工